哈工大电信学院FPGA实验3.doc

FPGA设计与应用 实验报告 班级： 姓名： 学号： 日期： 年 月 日 实验性质：验证性 实验类型：必做 开课单位：电信院 学时：2学时 一、实验目的 1、了解串口通信的基本原理； 2、掌握锁相环的基本原理和使用方法； 3、掌握起始位和停止位的含义及实现方法； 4、掌握VHDL状态机的基本使用方法； 5、掌握基本的接口设计和调试技巧； 二、实验准备 2.1 原理 答：串口通信指口按位发送和接收字节。通信使用3根线完成，分别是地线、发送、接收。由于串口通信是异步的，端口能够在一根线上发送数据同时在另一根线上接收数据。其他线用于握手，但不是必须的。串口通信最重要的参数是波特率、数据位、停止位和奇偶校验。对于两个进行通信的端口，这些参数必须匹配。波特率表示每秒传输的位数，接受发送双方必须匹配。不发送数据时，连线上为高电平。发送数据时，要首先发送一个起始位，为低电平，然后按照协议发送需要的数据，八位或者九位（带有校验位），然后发送一个停止位，为高电平。接收时，要首先确定起始位，然后按照协议接受八位或者九位数据。接受完成后继续判断起始位，开始下一个接受周期。 2.2 锁相环的基本原理（1分） 答 锁相环的框图如上所示，主要包括：相器、环路滤波器、压控振荡器、分频器构成。鉴相器用来鉴别输入信号与输出信号之间的相位差，并输出误差电压Ud。Ud 中的噪声和干扰成分被低通性质的环路滤波器滤除，形成压控振荡器的控制电压Uc。Uc作用于压控振荡器的结果是把它的输出振荡频率拉向环路输入信号频率，当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。 三、代码及测试 3.1 /*******************串口发送源程序**********************/ LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ZXK_SC IS PORT( ZXK_CLK : IN STD_LOGIC; ZXK_OUT : OUT STD_LOGIC; ZXK_DATAIN : IN STD_LOGIC_VECTOR (3 DOWNTO 0)); END ZXK_SC; ARCHITECTURE BEHAVIORAL OF ZXK_SC IS TYPE ZXK_STATE_TYPE IS (ZXK_STATE_IDLE,ZXK_STATE_START,ZXK_STATE_WAIT, ZXK_STATE_STOP); SIGNAL ZXK_BAUD:STD_LOGIC; SIGNAL ZXK_BAUDCNT: STD_LOGIC_VECTOR (9 DOWNTO 0); SIGNAL ZXK_STATE:ZXK_STATE_TYPE:=ZXK_STATE_IDLE; SIGNAL ZXK_DATA:STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL ZXK_STOPCNT:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN P1:PROCESS(ZXK_CLK) BEGIN IF ZXK_CLKEVENT AND ZXK_CLK=1 THEN IF ZXK_BAUDCNT216 THEN ZXK_BAUDCNT=ZXK_BAUDCNT+1; ZXK_BAUD=0; ELSIF ZXK_BAUDCNT433 THEN ZXK_BAUDCNT=ZXK_BAUDCNT+1; ZXK_BAUD=1; ELSE ZXK_BAUDCNT=(OTHERS=0); ZXK_BAUD=0; END IF; END IF; END PROCESS; P2:PROCESS(ZXK_BAUD) VARIABLE ZXK_NUM:INTEGER RANGE 7 DOWNTO 0; BEGIN IF ZXK_BAUDEVENT AND ZXK_BAUD=1 THEN CASE ZXK_STATE IS WHEN ZXK_STATE_IDLE= ZXK_OUT=1; ZXK_DATA (7 DOWNTO 4)=0001; ZXK_DATA (3 DOWNTO 0)=ZXK_DATAIN; ZXK_STATE=ZXK_STATE_START; WHEN ZXK_STATE_START= ZXK_OUT=0; ZXK_NUM:=0; ZXK_S