电子技术门电路和组合逻辑电路时序逻辑电路.ppt

低电平有效! 直接置0 端 直接复位端 直接置1 端 直接置位端 R S Qn+1 1 1 Qn 0 1 0 1 0 1 0 0 不定 真值表 2 Q Q R S 1 Set Reset 不定状态 不定状态 不定状态 逻辑符号 S R Q Q R S R S Q 1 1 1 0 1 Q 0 1 0 0 0 1 0 1 1 0 1 0 0 1 1 不定 不定 1 1 [例题 1] 根据输入波形画出输出波形,设初态为1。 二、 可控RS触发器 在数字系统中，如果要求某些触发器在同一时刻动作， 就必须给这些触发器引入时间控制信号。 时间控制信号也叫同步信号，或叫时钟信号、 时钟脉冲，简称时钟，用 C P 表示。 (1) 电路结构： 2 Q Q 1 RD SD 时钟脉冲 4 3 S R CP G1、G2 门组成 基本RS 触发器 G3、G4 门组成 输入控制电路。 (2) 逻辑功能 (a) CP = 0 时: 0 1 1 导引门 3、4 被封锁。 触发器保持原态： Qn+1 = Qn 2 Q Q 1 4 3 S R CP R S 1 (b) CP = 1 时: 导引门 3、4 打开， 接收 R、S 的信号。 R S Qn+1 0 0 0 1 1 0 1 1 0 0 1 1 Qn 1 0 0 1 1 0 1 0 1 1 0 0 1 0 1 1 0 0 1 1 2 Q Q 1 4 3 S R CP R S 不定 高电平有效! R S 设置初态为1 设置初态为0 (3) 触发方式 在 CP 脉冲有效期间 ▲CP 高电平有效： ▲CP 低电平有效： SD Q Q R S C RD S R CP (a)高电平触发 (b)低电平触发 高电平触发 低电平触发 真值表 R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 不定 SD Q Q R S C RD S R CP 图 7.1.2 电平触发 R－S 触发器的逻辑符号 [例 2] 已知高电平触发 R－S 触发器的 CP、R、S 波形，且 Qn＝0，画出其 Q 端的输出波形。 R S CP 1 2 3 4 Q 7.1.2 J－K 触发器 (1) 电路结构 CP SD 主触发器 J K RD 主触发器： S = J Qn R = K Qn S C R Q Q S C R 从触发器 图 7.1.4 J－K 触发器 主触发器打开 从触发器关闭 1 Q’ Q’ 0 CP SD 主触发器 J K RD S C R Q Q S C R 从触发器 主触发器关闭 从触发器打开 = Q’ 1 0 0 (2) 逻辑功能 J K Qn+1 0 0 0 1 1 0 1 1 Qn 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 CP SD 主触发器 J K RD S C R Q Q S C R 从触发器 Q’ Q’ 0 1 1 1 0 0 1 1 0 1 0 1 0 0 CP SD 主触发器 J K RD S C R Q Q S C R 从触发器 Q’ Q’ J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 (2) 逻辑功能 0 0 1 0 CP SD 主触发器 J K RD S C R Q Q S C R 从触发器 Q’ Q’ 1 0 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 (2