低噪声CMOS振荡器的设计.doc

低噪声CMOS振荡器的设计 丁虹 （安庆师范学院物理与电气工程学院 安徽 安庆246011） 指导老师：徐晓峰 摘要：本论文是基于振荡器单片集成的问题，系统论述了单片射频电感电容压控振荡器的原理和实现方法，并且综合分析了在压控振荡器设计中影响其关键指标的因素，如相位噪声、调谐范围以及功耗等。首先对线性时不变模型和线性相位时变相位噪声模型进行分析和总结的基础上，讨论电感电容压控振荡器的内在振荡机制，总结了振荡器设计和优化的一般步骤。 关键词：相噪声，CMOS管，压控振荡器 1、引言 压控振荡器（VCO）[8]在无线通信和时钟恢复电路中得到了广泛的应用，随着CMOS工艺的不断进步，对VCO性能的要求不断提高。其中LC振荡器具有较好的相噪性能和较低的耗能。在同等功耗下,其相噪特性一般会优于CMOS环形振荡器[3]20dB左右,但一般较窄的频率调节范围容易导致输出频率不能落在预定的范围，同时由于片上电感占用面积大，不易集成等不足限制了它的应用。相反，CMOS环形振荡器在集成度、频率调节范围方面优势显著。而且今年来随着CMOS工艺技术的发展，通过仔细地设计也可以使CMOS环形振荡器获得可以和LC振荡器相比拟的噪声性能。压控振荡器在锁相环电路[2]中是不可缺少的重要部分，也是锁相环内部最易受噪声影响的模块。为了提供更高的计算能力和更宽的通信带宽，许多高性能片上系统的工作频率已经达到几GHZ至几十GHZ。大量的数字逻辑门单元在同一个时钟沿进行打开和关断，这使得电源和衬底上的噪声非常大，是VCO相位噪声的主要来源之一。为了获得好的相位噪声性能，目前的很多研究都集中在高电源噪声抑制的压控振荡器设计上。 2、振荡器的基本原理 2.1 振荡器理论及结构 振荡器是许多电子系统的主要部分，应用范围从微处理器中的时钟产生到蓝牙芯片中的载波合成。由于各自的应用不同，导致它们的结构和性能参数有很大的差别，进而使得利用CMOS工艺设计稳定、高性能的振荡器[1]就变得更加具有挑战性。一个简单振荡器产生周期性的、通常是电压形式的输出，同时电路在持续不断地输出时并不存在输入。考虑图1所示的单位增益负反馈电路，其中 (1) 图1 单位增益负反馈电路 如果放大器本身的输出在高频时相移太大而整个反馈成了正的，那么振荡就会发生。更准确地说，如果对于,,那么在处，闭环增益趋于无穷大。在此条件下，电路将其自身在处的噪声分量无限放大。实际上，如图2概念性地表示，一个频率为噪声经过单位增益和相移，变成与输入信号相位相反振幅相同的信号接回到减法器。经过相减，输入和反馈信号产生更大的差，那么电路持续“再生”，使频率为的信号不断变大。 为了能够起振，闭环增益必须使单位为一或者更大。这可以通过在信号闭环往复许多周期后将图2中减法器的输出振幅表示成一个几何序列看出(如果) … （2） 图2 振荡系统随时间的演变 总之，如果一个负反馈电路的环路增益满足两个条件： ； （3） 那么电路就会在频率处振荡，这称为“巴克豪森准则”（Barkhausen’s criteria）。这两个条件是必须的但还不充分。在存在温度和工艺变化的情况下为了保证振荡，典型地我们将选择环路增益至少两 倍或三倍于所需求值。一个值得注意的问题:第二个巴克豪森准则是是针对低频负反馈系统。在图1所示的减法器中，信号经过环路之后就已经产生了相移，而表示另一个与频率相关的相移，则总相移为。图3所示的三种情况 图3 振荡的反馈系统的各种样式 2.2 CMOS器件模型与工作特性 随着VLSI电路复杂度与集成度的日益增长,计算机辅助模拟软件己成为了电路设计分析过程中必不可少的工具。集成电路专用模拟软件(Simulation Programe with Integrated Circuit Emphasis,SPICE)便是一种电路设计中不可缺少的计算机辅助工具，它在电路设计中得到广泛的使用。借助于SPICE这一强大的工具，人们可以对各种电路进行模拟，并且在真实地制作出元件之前，便能准确地预测出元器件的性能。反之，准确地提取和理解器件的模型参数是有效利用SPICE这一工具的关键。在一块集成电路中，需要使用到的器件具有多种类型，其中包括二极管、FET和双极型晶体管[4]，单独的各个元器件的工作特性是各不相同的,更为重要的是每种模型既具有一些独特的特性又存在不少细微的差异。在采用CMOS技术设计集成电路之前，首先必须具有能够描述设计中所要使用的元器件性能的模