ESD报告.ppt

东南大学—国家ASIC工程中心 东南大学—华润上华半导体 东南大学—华润上华半导体 东南大学—华润上华半导体 东南大学—华润上华半导体 东南大学—华润上华半导体 东南大学—华润上华半导体 东南大学—华润上华半导体 东南大学—华润上华半导体 东南大学—华润上华半导体 东南大学—华润上华半导体 高压ESD保护设计研究 （1）博创PDP行片200V工艺ESD设计 产生中国专利-《一种应用于高压ESD保护的高鲁棒性反偏二极管》 （2）150V LIGBT device ESD 响应行为分析，包括热点的产生和移动、电场的产生和分布、鲁棒性和电压嵌位速度的等 （3） 150V LDMOS device ESD 响应行为分析，包括热点的产生和移动、电场的产生和分布、鲁棒性和电压嵌位速度的等 产生SCI论文一篇-《 The investigation of electro thermal characteristics of 150V lateral IGBT as ESD protection device 》 (4)700V半桥芯片ESD保护网络方案 -产生中国专利初稿《一种高速有源ESD保护电路》（5）电路级ESD仿真：LIGBT RC耦合电路在ESD应力下的行为研究 –产生一篇SCI论文初稿《》 1、博创200V 行片ESD保护设计 中国专利一篇 Failure spot Failure spot 2、LIGBT/LDMOS ESD 响应行为分析 SCI论文一篇 高压ESD保护设计研究 3、700V半桥ESD保护网络方案 高压ESD保护设计研究 4、SOI-LIGBT器件RC触发 EI论文初稿一篇 高压ESD保护设计研究 5、LDMOS器件Vhold改善 P-field 仿真研究过程中…… 研究中，准备投EI（2篇） 高压ESD保护设计研究 （1）P-field注入 （2）buffer注入 6、国微FA分析 类型 引脚 VDD to Pad（+0.5V） Pad to VSS（+0.5V） Pad-IO3 52（参考） 0.2μA 0.1μA 53 0.2μA 4.2mA 56 0.2μA 0.18mA 62（参考） 0.1μA 0.1μA 64 0.1μA 0.02mA 66 0.2μA 2.3mA 67 0.2μA 0.1μA 132 0.1μA 0.1μA 139 0.1μA 0.1μA Pad-IO-mc 83（参考） 0.1μA 0.1μA 82 0.2μA 0.1μA 85 0.2μA 100mA Pad-out2 33 0.01μA 0.01μA 32 0.14μA 0.203mA 高压ESD保护设计研究 高压工艺ESD保护难点及解决方案 2010-12-29 * 1.背景和意义 工程需求： （1）高压工艺广泛应用于电子产品和消费产品的制造中，相比于低压工艺ESD问题在高压工艺更为棘手。 （2）就目前国内发展状况来讲，市场对模拟电路尤其是功率电路的需求不断增加，国内功率电路自主设计能力增强，但是在高压工艺中的ESD防护的设计却很少关注，成为限制功率电路可持续性发展的瓶颈。 （3）高压器件与低压器件相比所特有的深阱扩散和漂移区也给功率电路的ESD设计带来众多难点。 理论需求： 传统上，ESD更关注在CMOS基础上的数字电路中，ESD目前的发展方向主要有射频、新材料和功率电路的ESD防护 高压工艺ESD保护难点及解决方案 * 2.高压工艺中ESD难点 对于NLDMOS器件，在大电流时漂移区带来的Kirk效应使其易发生强回溯，明显的表现就是转折就烧； 高压工艺ESD保护难点及解决方案 高压ESD保护器件雪崩碰撞电离区靠近鸟嘴区会带来鸟嘴区热载流子注入，使得局部BV漂移从而影响均匀触发； 对于存在寄生NPN管的器件维持电压很低，提升维持电压难度很大，所以多指难以做到均匀触发； 因为维持电压很低，用在Power Clamp中有Latchup的风险 2010-12-29 * 高压工艺ESD保护难点及解决方案 模拟电路本身设计的难点在于，因为工艺的复杂度使得端口所接的器件易受ESD应力的影响，例如ESD应力下输出LDMOS器件寄生电容会使栅极耦合较高电压从而降低了触发电压，甚至会低于保护器件，使保护器件功能无效； 采用HV Diode是最简单的方案，但是雪崩二极管的阻抗很高从而导致嵌位电压会很高，还有其电流密度很低，往往消耗很高的面积。 2010-12-29 * 高压工艺ESD保护难点及解决方案 3.实施方案 N 高压工艺ESD保护难点及解决方案 * 4.设计目标 （1）有效的并且应用风险低的ESD保护网络，能够满足ESD保护网络的鲁棒性、有效性、速度性和透明性的设计要求 （2）解决强Snapback，提