六进制同步加法计数器（无效态：000，100）2、串行序列发生 器的设计（检测序列010101）3.用集成芯片设计13进制计数器.doc

成 绩 评 定 表 学生姓名 宋林杰 班级学号 1103010131 专 业 自动化 课程设计题目 数字电子课程设计 评 语 组长签字： 成绩 日期 2013 年7月 日 课程设计任务书 学 院 信息科学与工程 专 业 自 动 化 学生姓名 宋林杰 班级学号 1103010131 课程设计题目 1.六进制同步加法计数器（无效态：000，100）2、串行序列发生器的设计（检测序列010101）3.用集成芯片设计13进制计数器 实践教学要求与任务: 采用实验箱设计、连接、调试三位二进制计数器。 采用实验箱设计、连接、调试串行序列检测器。 采用multisim 仿真软件建立复杂的计数器电路模型； 对电路进行理论分析； 在multisim环境下分析仿真结果，给出仿真时序图； 撰写课程设计报告。 工作计划与进度安排: 第1天： 1. 布置课程设计题目及任务。 2. 查找文献、资料，确立设计方案。 第2-3天： 在实验室中设计、连接、调试三位二进制计数器及串行序列检测器电路。 第4天： 1. 安装multisim软件，熟悉multisim软件仿真环境。在multisim环境下建立电路模型，学会建立元件库。 2. 对设计电路进行理论分析、计算。 3. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。 第5天： 1. 课程设计结果验收。 2. 针对课程设计题目进行答辩。 3. 完成课程设计报告。 指导教师： 2013年6月 日 专业负责人： 2013 年 月 日 学院教学副院长： 2013 年 月 日 目录 1 课程设计的目的与作用 1 2 设计任务 1 2.1同步计数器 1 2.2串行序列信号发生器 1 2.3设计集成芯片计数器 2 3设计原理 2 3.1同步计数器 2 3.2串行序列信号发生器 3 3.3集成芯片计数器 3 4实验步骤 3 4.1同步计数器的设计 3 4.2串行序列发生器 7 4.3用集成芯片设计计数器 9 5设计总结 11 6参考文献 11 1 课程设计的目的与作用 了解同步计数器及序列信号发生器工作原理，会用分立的或集成的芯片设计并调试相应的电路。 掌握计数器电路的分析，设计及应用，可以用相应的实物芯片及实验箱设计出简单地计数器。 掌握序列信号发生器的分析，设计方法及应用。 掌握用集成芯片设计N位计数器的方法。 锻炼同学们的动手能力，通过理论与实际的联系增强同学们对理论知识的理解。 2 设计任务 2.1同步计数器 2.2串行序列信号发生器 3设计原理 3.1同步计数器 （1） 广义的讲，一切可以完成计数工作的器物都是计数器。在数字电子技术中，计数器是用来统计输入脉冲个数的电路，是组成数字电路和计算机电路的基本时序部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，多个触发器共用同一个时钟信号。时钟信号是计数脉冲信号的输入端。 （2） 时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程：再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。 （3） 设计过程如下： 3.2串行序列信号发生器 （1） 串行序列发生器可以用于产生一列按照高低电平的不同顺序排列的脉冲信号的电路。 （2） 在触发器组成的计数器电路中，每一个状态都可以对应一个输出值，可以将各个不同的输出值作为脉冲信号的输出。 （3） 在触发器的基础上对每一个状态设一个相应的输出值，并且求出相应的输出方程。当计数器按照脉冲信号计数时，输出值按照设计值输出高低电平，便可以得到脉冲信号。 3.3集成芯片计数器4实验步骤 4.1同步计数器的设计 （1） 根据要求状态图如下： 001 010 011 101 110 111 排列： （2） 选择触发器、求时钟方程、输出方程、状态方程： 选择触发器： 在所有触发器中J、K触发器功能齐全、使用灵活。在此选用J、K触发器（实验连接实物时用两个74LS112芯片）。 求时钟方程： 采用同步时钟，所以取： 求输出方程： A．确定约束项： 由所给计数要求可得，无效状态为000、100 。对应的最小项、为约束项。 B．求状态方程： 根据状态图，由现态及对应的次态列出关于次态卡诺图