uart_receive.v源码及测试代码.doc

  1. 1、本文档共12页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
uart_receive.v源码及测试代码

顶层文件uart_receive.v ,实现串口接收功能,里面例化四个子文件,分别是 detect.v, baud.v, rx_receive.v, odd_even_detect.v,各个模块功能如下: Detect.v功能简介:实现串行输入数据(i_rxdata)电平检测(在i_rxdata由高电平向低电平 转换时产生检测脉冲o_h2l),为后面检测起始位做准备 (此文件可综合) 综合软件:quartus ii 11.0 代码如下: //=========================== //Author : wsc //Time : 2013/12/02 //File Name : detect.v //========================== module detect ( i_clk, i_rst_n, i_rxdata, o_h2l ); input i_clk; input i_rst_n; input i_rxdata; output o_h2l; parameter YES=1b1; parameter NO=1b0; reg h2l_r1; reg h2l_r2; always @ (posedge i_clk or negedge i_rst_n) if(!i_rst_n) begin h2l_r1=YES; h2l_r2=YES; end else begin h2l_r1=i_rxdata; h2l_r2=h2l_r1; end wire o_h2l; assign o_h2l=h2l_r2(!h2l_r1); /*在i_rxdata由高电平向低电平换时产生检测脉冲 o_h2*/ endmodule Baud.v 模块简介:根据波特率,产生传输1bit所需的固定时间周期,并在合适的时间 输出采样脉冲(此文件可综合) 综合软件:quartus ii 11.0 代码如下: //=========================== //Author : wsc //Time : 2013/12/02 //File Name : baud.v //========================== module baud ( i_clk, i_rst_n, i_baud_en, o_baud_clk ); input i_clk; input i_rst_n; input i_baud_en; output o_baud_clk; parameter baud_count_data2=16d1000; /*待定,可根据实际baud,来确定计 数长度*/ parameter baud_count_data=16d500; /*待定,可根据实际baud,确定采样 时间*/ //------------------------------------------- reg [15:0] baud_count; //定义16位计数器 always @ (posedge i_clk,negedge i_rst_n) if(!i_rst_n) baud_count=16d0; else if(baud_count==baud_count_data2) baud_count=16d0; else if(i_baud_en) baud_count=baud_count+16d1; else baud_count=16d0; //------------------------------------------- wire o_baud_clk; assign o_baud_clk=(baud_count==baud_count_data)?1b1:1b0; /*采样脉冲输*/ endmodule rx_receive.v 功能简介: 此模块主要有一个状态机组成,采集串口输入数据(i_rxdata),并 储存数据位与校验位到ov_rx_data_r寄存器,然后输出(此文件 可综合) 综合软件:quartus ii 11.0 代码: //================

文档评论(0)

xcs88858 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档