可编程逻辑电路原理与应用-第三章 VHDL语言与应用设计.ppt

第三章 VHDL语言与应用设计 3.1 VHDL硬件描述语言简介 3.2 VHDL的结构与语言要素 3.3 VHDL的基本语句 3.4 VHDL应用设计实例 3.1 VHDL硬件描述语言简介 VHDL(VHSIC Hardware Description Language)是一种标准的硬件描述语言， 它是在20世纪70~80年代中， 由美国国防部资助的VHSIC (Very High Speed Integrated Circuit)项目开发的产品。 在这个语言首次开发出来时， 其目标仅是使电路文本化的一种标准， 为了使人们采用文本方式描述的设计， 能够被其他人所理解。 1987年，VHDL被正式确定为IEEE 1076标准。 VHDL可使各种复杂度（系统级、 电路板级、 芯片级、 门级）的电路网络在同一抽象程度上被描述。 1993年，IEEE 1076标准被升级、 更新， 新的VHDL标准为IEEE 1164。 1996年， IEEE 1076.3成为VHDL综合标准。 (1). VHDL的优点 VHDL已成为一个数字电路和系统的描述、 建模、 综合的工业标准。 在电子产业界， 无论ASIC设计人员， 还是系统级设计人员， 都需要学习VHDL， 来提高工作效率。 由于VHDL所具有的通用性， 它成为可支持不同层次设计者需求的标准语言。 VHDL有如下所述的一些优点。 1）功能强大， 灵活性强 VHDL具有功能强大的语言结构, 可用简洁明确的代码描述来进行复杂控制逻辑的设计。 它还具有多层次的设计描述功能， 支持设计库和可重复使用的元件生成。 VHDL是一种设计、 模拟、 综合的标准硬件描述语言。 2）不依赖于器件设计 VHDL允许设计者生成一个设计， 而并不需要首先选择一个用来实现设计的器件。 对于同一个设计描述， 可以采用多种不同的器件结构来实现其功能。 若需对设计进行资源利用和性能方面的优化， 也并不是要求设计者非常熟悉器件的结构才行。 3）可移植性 因为VHDL是一个标准语言， 故VHDL的设计描述可以被不同的工具所支持， 可以从一个模拟工具移植到另一个模拟工具， 从一个综合工具移植到另一个综合工具， 从一个工作平台移植到另一个工作平台去执行。 4）性能评估能力 非依赖器件的设计（Device Independent Design）和可移植能力允许设计者采用不同的器件结构和不同的综合工具来评估设计。 设计者可以进行一个完整的设计描述， 并且对其进行综合， 生成选定的器件结构的逻辑功能, 然后评估结果， 选用最适合你设计需求的器件。 为了衡量综合的质量， 可用不同的综合工具所得到的综合结果来进行分析、 评估。 (2). VHDL的不足之处 VHDL的不足之处是: （1） 电路采用高级的简明结构VHDL描述， 意味着放弃了对电路门级实现定义的控制； （2） 由综合工具生成的逻辑实现效果有时不优化； （3） 采用工具的不同导致综合质量不一样。 (3). VHDL的设计步骤 VHDL设计数字系统，可划分为6个步骤： (1) 设计要求的定义； (2) 用VHDL进行设计描述（系统描述与代码设计）； (3) 原代码模拟； (4) 设计综合、 设计优化和设计的布局布线； (5) 布局、 布线后的设计模块模拟； (6) 设计实现的工作（如芯片的物理版图设计、 可编程门阵列器件的编程等）。 (4). VHDL程序的结构 在VHDL中， 基本单元是设计实体。 设计实体可以是整个系统， 如像CPU那样复杂的系统，也可以是一个芯片、 逻辑器件， 或者是一个最简单的门电路。 在VHDL中， 设计实体可以代表任何一个模块， 它可以是某个层次中的一个元件， 也可以是设计中的顶层模块。 设计实体由实体说明和构造体（结构体）所组成。 实体说明用来描述电路的外部特征（接口说明）。 构造体用来描述电路的内部逻辑。 3.2 VHDL的结构与语言要素 VHDL语言是现代数字系统设计的基本硬件描述语言。 VHDL+EDA工具+FPGA器件， 构成了典型的数字系统现场集成设计方式， 正推动着数字系统设计技术的进步。  3.2.1 VHDL基本要素 VHDL硬件描述语言语法的基本要素是： 数据对