eda彩灯设计.docVIP

一．设计目标 设计能让一排灯（8只）自动改变显示花样的控制系统。可将实验板上的一排发光二极管作为彩灯用。控制器应有两种控制方式： ◆规则变化。变化节拍有0.5秒和0.25秒两种,交替出现,每种节拍可有8种花样,各执行一或二个周期后轮换。 彩灯变化方向有单向移动,双向移动,跳跃移动等。如图所示。 ◆随机变化。变化花样相同，但节拍及花样的转换都随机出现。 二．实现方案（包括原理框图和HDL设计流程图） 原理框图： VHDL设计流程图： 三．设计过程 1.分频器 a． 功能：实现4096分频且占空比为50% b． 功能：当clkd为1时实现512分频，clkd为0时输出为0。 c． 功能：当clkd为0时实现256分频，clkd为1时输出为0。 2.前端控制 功能：当k为0时总输出clk，k为1时总输出为序列 仿真波形： 结果分析：仿真波形完全实现了用k来控制前端低频clk。、 3.模8计数器 功能：当clr为0时输出为“000”，当clr为1时为模8计数器输出三位二进制数。 4.彩灯控制 功能：当clr为0时输出“0000000”，当clr为1时根据choose输出led。 VHDL代码： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity deng is port( clk: in std_logic; clr: in std_logic; choose: in std_logic_vector(2 downto 0); led: out std_logic_vector(7 downto 0) ); end deng; architecture control of deng is signal cnt1:std_logic_vector(1 downto 0); signal cnt2:std_logic_vector(1 downto 0); signal cnt3:std_logic_vector(1 downto 0); signal cnt4:std_logic_vector(1 downto 0); signal cnt5:std_logic_vector(1 downto 0); signal cnt6:std_logic_vector(1 downto 0); signal cnt7:std_logic_vector(1 downto 0); signal cnt8:std_logic_vector(1 downto 0); begin process(clk,clr) begin if clr=0then led else if choose=000 then if clkevent and clk=0 then cnt1=cnt1+1; end if; case cnt1 is when 00=led when 01=led when 10=led when 11=led end case; elsif choose=001 then if clkevent and clk=1 then cnt2=cnt2+1; end if; case cnt2 is when 00=led when 01=led when 10=led when 11=led end case; elsif choose=010 then