Altium Designer 中 DDRII SDRAM 的等长布线.doc

Altium Designer 中 DDRII SDRAM 的等长布线/icview-217610-1-1.html 刷新 我要回复 我要发帖 此贴已结(0) [ 25 回复 / 1436 查看 ] 返回列表 12下一页 发短消息 加为好友 viatuzi 当前离线 帖子 155? 精华 2? 积分 667? 阅读权限 20? 在线时间 55 小时? 注册时间 2010-7-13? 最后登录 2011-5-17? 帖子: 155 积分: 667 专家等级: 结贴率88% viatuzi发表于 2011-1-24 23:30 | 只看该作者 回复 引用 订阅 报告 收藏 分享 评分 打印 楼主： Altium Designer 中 DDRII SDRAM 的等长布线 如图所示 本帖最后由 viatuzi 于 2011-1-25 00:00 编辑 如图所示，以ARM，DSP等SOC为核心的电子系统中，经常存在两片或者以上的DDR/DDRII SDRAM。考虑到DDR/DDRII SDRAM的运行频率一般都比较高，在做PCB layout的时候需要等长布线来保证DDR/DDRII SDRAM的读写时序。对于包含两片及以上DDR/DDRII SDRAM的系统，这里要求的等长布线有两层含义。拿ADDRESS信号来讲，第一层含义要求从SOC的某一个ADDRESS的pad到每一块儿DDR/DDRII SDRAM对应的pad之间的长度要相等（A+B = A+C），第二层含义要求SOC的所有ADDRESS的pad到对应DDR/DDRII SDRAM的pad之间的长度要相等（所有的A+B = 所有的A+C）。但在Altium Designer中，SOC的某一ADDRESS pad与对应DDR/DDRII SDRAM的pad之间的网络定义是唯一的（也就是A，B，C拥有同样的网络名称），网络的长度定义为（A+B+C），无法准确知道A，B和C的长度。那如何在Altium Designer中实现DDR/DDRII SDRAM的等长布线呢？下面以一个项目中DRAM_A0 ~ A3四根信号线的等长设计为例，介绍在Altium Designer中实现DDRII SDRAM的等长布线。U23为CPU，U7和U8为两片DDRII SDRAM。DRAM_A0 ~ A3为低四位地址信号。 ddr_dengchang1.png (6.21 KB) 下载次数:5 2011-1-25 00:00 分享本文到： 长期承接FPGA设计（verilog）； PCB layout（AD6/PADs/ALLEGRO）；站内消息联系 模块电源《常见故障分析》免费下载！——广州金升阳科技有限公司LED驱动器诀窍和技巧网上资源下载吉时利必威体育精装版技术资料下载参加技术研讨会，赢取千元数码产品 发短消息 加为好友 viatuzi 当前离线 帖子 155? 精华 2? 积分 667? 阅读权限 20? 在线时间 55 小时? 注册时间 2010-7-13? 最后登录 2011-5-17? 帖子: 155 积分: 667 专家等级: viatuzi发表于 2011-1-24 23:46 | 只看该作者 回复 引用 评分 报告 返回版面 TOP?? 得分：0 2楼： 下面以一个项目中DRAM_A0 ~ A3四根信号线的等长设计为例，介绍在Altium Designer中实现DDRII SDRAM的等长布线。U23为CPU，U7和U8为两片DDRII SDRAM。DRAM_A0 ~ A3为低四位地址信号。 ddr_dengchang2.png (153.02 KB) 下载次数:7 2011-1-24 23:46 长期承接FPGA设计（verilog）； PCB layout（AD6/PADs/ALLEGRO）；站内消息联系 发短消息 加为好友 viatuzi 当前离线 帖子 155? 精华 2? 积分 667? 阅读权限 20? 在线时间 55 小时? 注册时间 2010-7-13? 最后登录 2011-5-17? 帖子: 155 积分: 667 专家等级: viatuzi发表于 2011-1-24 23:46 | 只看该作者 回复 引用 评分 报告 返回版面 TOP?? 得分：0 3楼： 一，在From-To Editor中定义DRAM_A0 ~ A3的From To。在From-To Editor中，选择DRAM_A0，则可以看到DRAM_A0这个网络上有三个节点。分别是U23-N12, U7-8和U8-8。在节点列表里选中U23-N12和U7-M8，然后点击按钮 Add From To DRAM_A0（U7-