第13章 触发器和时序逻辑电路.ppt

第13章 触发器和时序逻辑电路 13.1 双稳态触发器 13.1.1 基本 RS 触发器 13. 1.5 触发器逻辑功能的转换 13.2时序逻辑电路13.2.1时序逻辑电路概述 13.2.2 寄存器 1 数码寄存器 2 移位寄存器 13.2.3 计数器 1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 2 十进制计数器 逻辑功能及外引线排列 逻辑功能及外引线排列 逻辑功能及外引线排列 解：1. 写出各触发器 J、K端和CP端的逻辑表达式 CP0= CP K0 =1 J0 =Q2 K1 =1 J1 =1 CP1= Q0 J2=Q0Q1 K2 =1 CP2= CP RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 计数脉冲 解：当初始状态为“000”时， 各触发器J、K端和C端的电平为 CP0= CP=0 K0 =1 J0 =Q2=1 K1 =1 J1 =1 CP1= Q0=0 J2=Q0Q1=0 K2 =1 CP2= CP=0 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 计数脉冲 0 1 1 1 1 1 CP J2=Q0Q1 K2 =1 J1 = K1 =1 K0 =1 J0 =Q2 Q2 Q1 Q0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 由表可知，经5个脉冲循环一次，为五进制计数器。 CP1= Q0 由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。 异步五进制计数器工作波形 CP 1 2 3 4 5 Q0 Q1 Q2 十进制计数器： 计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。 四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。 1.同步十进制计数器 CP 0 1 0 1 0 设触发器原态为“1”态 每来一个时钟脉冲， 状态翻转一次，即 具有计数功能。 (1) J=1, K=1 1 R S 从触发器 Q Q Q SD RD J K CP 主触发器 0 1 CP 0 1 0 (2) J=0，K=1 设触发器原态为“1”态 翻转为“0”态 0 1 1 0 0 1 0 1 0 1 1 0 0 1 设触发器原态为“0”态 为“0”态 1 R S 从触发器 Q Q Q SD RD J K CP 主触发器 0 1 CP 0 1 0 (3) J=1，K=0 设触发器原态为“0”态 翻转为“1”态 1 0 0 1 1 0 1 0 1 0 0 1 0 1 设触发器原态为“1”态 为“1”态 R S 从触发器 Q Q Q SD RD 1 J K CP 从触发器 CP 0 1 0 (4) J=0，K=0 设触发器原态为“0”态 保持原态 0 0 0 1 0 0 0 1 保持原态 保持原态 R S C 从触发器 Q Q Q SD RD 1 C J K CP 从触发器 3. JK触发器的逻辑功能 Qn 1 0 0 1 1 1 0 0 Qn 0 1 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK触发器状态表 0 1 0 1 0 1 0 1 CP高电平时，主触发器状态由J、K决定，从触发器状态不变。 CP下降沿( )触发器翻转(主、从触发器状态一致）。 0 0 0 1 0 1 0 1 Qn+1 Qn S R SD 、 RD为直接置 1、置 0 端，不受时钟控制，触发器工