第2章硬件结构和原理.ppt

* * * * * * * 图2-21 P0口某位的结构图 * 0 0 P0口作基本输入输出口 控制C=0， 无上拉电阻,其余同P1 1 ? P0口作AD总线 控制C=1， A/D=0, T1断,T2通; A/D=1, T1通,T2断 现在时间 * §2.6.4 P3口 一、结构 二、P3口作为通用I/O口使用 三、P3口用作第二功能使用 * 图2-22 P3口某位的结构图 * P3口作基本输入输出口 基本功能同P1 P3口可用于第二功能 Z 1 现在时间 * 表2-10 P3各口线与第2功能表 * 输入/输出端口结构 P0~P3共性问题 1、都是8位双向口 2、每一位都有输出锁存器 3、每一位都有两个输入缓冲器 演示 现在时间 * 并口内部结构及使用 1、一个端口的各口线可有的作输入，有的作输出口 2、同一口线可随时用作输入输出口 3、输出有锁存器锁存，输出指令直接写入锁存器 4、输入信号有两个缓冲器，可读引脚或读锁存器 5、读锁存器和读引脚用指令区分 6、读引脚应使FET关闭，先向端口写1，作高阻输 入，以免出错 现在时间 * 输入/输出端口结构 P0~P3个性问题 1、PO口可作为AD总线，无上拉电阻 2、P2口可作为地址总线 3、P3口有第二功能 现在时间 * §2.6.5 端口的负载能力和接口要求 1、P0口： P0口与其他口不同，它的输出级无上拉电阻。当把它用作通用Ｉ/Ｏ口时，输出级是开漏电路，故用其输出去驱动NMOS输入时须外接上拉电阻。 用作输入时，应先向口锁存器(80H)写1。 把它当作地址/数据总线时(片外扩展ROM或RAM的情况)，则无须外接上拉电阻。 P0口的每一位输出可驱动8个LS型TTL负载。 * §2.6.5 端口的负载能力和接口要求 2、P1～P3口 P1～P3口的输出级接有内部上拉负载电阻，它们的每一位输出可驱动4个LS型TTL负载。无须外接上拉电阻。 对于89C51单片机(CHMOS)，端口只能提供几毫安的输出电流，故当作输出口去驱动一个普通晶体管的基极(或TTL电路输入端)时，应在端口与晶体管基极间串联一个电阻，以限制高电平输出时的电流。 * §2.7 思考题与习题 1. 89C51单片机片内包含哪些主要逻辑功能部件? 2. 89C51的ＥＡ端有何用途? 3. 89C51的存储器分哪几个空间?如何区别不同空间的寻址? 4. 简述89C51片内RAM的空间分配。 5. 简述布尔处理存储器的空间分配，片内RAM中包含哪些可位寻址单元。 * §2.7 思考题与习题 6. 如何简捷地判断89C51正在工作? 7. 89C51如何确定和改变当前工作寄存器组? 8. 89C51 P0口用作通用Ｉ/Ｏ口输入时，若通过TTL“OC”门输入数据，应注意什么?为什么? 9. 读端口锁存器和“读引脚”有何不同？各使用哪种指令？ * §2.7 思考题与习题 10. 89C51 P0～P3口结构有何不同?用作通用Ｉ/Ｏ口输入数据时，应注意什么? 11. 89C51单片机的ＥＡ信号有何功能?在使用8031时，ＥＡ信号引脚应如何处理? 12. 89C51单片机有哪些信号需要芯片引脚以第2功能的方式提供? 13. 内部RAM低128字节单元划分为哪3个主要部分?各部分主要功能是什么? * §2.7 思考题与习题 14. 使单片机复位有几种方法?复位后机器的初始状态如何? 15. 开机复位后，CPU使用的是哪组工作寄存器?它们的地址是什么?CPU如何确定和改变当前工作寄存器组? 16. 程序状态寄存器PSW的作用是什么?常用标志有哪些位?作用是什么? * §2.7 思考题与习题 17. 位地址7CH与字节地址7CH如何区别?位地址7CH具体在片内RAM中的什么位置? 18. 89C51单片机的时钟周期与振荡周期之间有什么关系?什么叫机器周期和指令周期？ 19. 一个机器周期的时序如何划分? * §2.7 思考题与习题 20. 什么叫堆栈?堆栈指针SP的作用是什么? 89C51单片机堆栈的容量不能超过多少字节? 21. 89C51有几种低功耗方式？如何实现？ 22. PC与DPTR各有哪些特点？有何异同？ 23. 89C51端口锁存器的“读—修改—写”操作与“读引脚”操作有何区别？ 第二章结束 * EX:2. 4. 15. 23 * * * * * * * * * * * * * * * * * §2.1 89C51单片机芯片内部结构及特点 §2.2 89C51单片机引脚及其功能 §2.3 89C51单片机存储器配置 §2.4 时钟电路及89C51CPU时序 §2.5 复位操作 §2.6 89C51单片机的低功耗工