低压降线性稳压器分析与设计-亚东技术学院.PDF

亞 東 學 報 第 2 7 期 2007 年 6 月 頁 7 7 ~ 8 6 亞 東 技 術 學 院 低壓降線性穩壓器分析與設計 李民慶 王清松 李明達曾世宏 林章偉 林重佑 電子工程系 摘要 性穩壓器（Linear-mode Regulator ）。近年來LDO更 低壓降線性穩壓器（ Low Dropout Linear 因其轉換效率的提昇，加上其體積小、低雜訊的特 Regulator ﹐LDO ），擁有體積小，低雜訊之特性，更 性，目前已成為小功率降壓與穩壓電路的主流，本 因其轉換效率之提升，近年來成為小功率降壓、穩 文首先針對 LDO電路架構加以分析。 壓電路之主流。本文針對組成一 LDO穩壓器之基本 單元：精準參考電壓電源、誤差放大器、功率電晶 貳、低壓降線性穩壓器之重要特性參數 體之設計考量加以分析、模擬，最後利用台積電 0.35 一個低壓降線性穩壓器之基本結構包含有：一 μm 製程模擬，設計輸入電壓為 2.0V 至 3.3V ，輸出 個參考電壓源電路、一個誤差放大器、一個輸出功 電壓為 1.3V之 LDO ，探討操作在不同負載電流下， 率電晶體以及兩個迴授電阻[1] ，如下圖一所示。 其穩定度的問題，為能反應負載電流改變，LDO 之 整體迴授電路有良好的暫態響應，能對輸出電壓如 何快速穩定，均在本文中加以分析。 此外整體 LDO電路之電源拒斥比、溫度補償、 靜態電流，也都納入分析設計之考量。 關鍵詞： 低壓降線性穩壓器、能隙參考電壓電路 、誤差放大器、溫度係數 圖一 低壓降線性穩壓器基本結構 壹、前言 在目前的電子產品中，不論是消耗性的電子產 當迴授電壓大於參考電壓時，誤差放大器就會 品或是電子系統，都朝向短小輕薄，應用功能多元 控制輸出電晶體流出的電流減小，以降低輸出電 化之趨勢，其相對的製程也就需要越來越小，而製 壓，反之亦然。如此ㄧ來，輸出電壓就可以由誤差 程越小所需要消耗功率也可減少，但應用功能多元 放大器、PMOS輸出功率電晶體構成之整體閉迴授 化所需外接電源與 IC 內部電路所需之電壓不盡相 電路快速控制在一個準確、穩定的電壓位準，輸出 同，故需要各種穩壓電路做電壓轉換的功能。 電壓可以用下列的 (1)式表示： 電壓轉換的方式大約可分為兩種：一種為切換 R1