CMOS可调谐环形压控振荡电路的设计.pdf

维普资讯 第22卷第 2期 电力 科 学 与 技 术 学 报 V01．22 No．2 2007年 6月 JOURNALOFEIEC聊 CPOWER SCIENCEANDTECHNOLOGY Jun．2 O 0 7 CMOS可调谐环形压控振荡电路的设计 曾德友，凌朝东，张艳红 (华侨大学 元顺集成电路设计研发中心，福建 泉州 362021) 摘 要 ：介绍作为芯片内部时钟源的环形压控振荡器(VCO)，采用恒流源反相器为核心，应用互补型开关作为可 变电阻器，并通过控制电压来调节电阻值，从而达到频率可调谐的目的．在 CadenceSpectre下采用 CSMC0．6pan CMOS3-艺进行仿真模拟，得到调谐范围为3—1．0M}Iz波形较好的信号．该电路易于集成、功耗低． 关 键 词：环形压控振荡器；互补型开关；csMc0．6 m；cM0s；时钟源 中图分类号：TN495 文献标识码 ：A 文章编号：1673—9140(2007)02-0072-04 CircuitdesignforCMOSfrequency-tunableand voltagecontrolledringoscillator ZENG DE—you，LING Chao—dong，ZHANG Yan—hong (ICDesignResearchandDevelopmentLaboratory，HuaqiaoUniversity，Qunazhou，362021，China) Abstract：A voltagecontrolledringoscillatorusedinICsasinnerclock sourceisintroducedinthispa— per．A constant—currentinverterisusedasacore，acomplementaryswitchisusedasavariableresistor， anditsvoltagecanbecontrolledtochangehteresistorvalueforhtepurposeoftuning．Theoscillatorcir- cuitissimulatedwiht CSMC 0．6txm standardCMOSprocessin CadenceSpecrte．Signalswiht good waveofrm andtuningfrequencyfrom3～1．0MHzareobtained．Th ecircuitiseasytobeintegratedandis wiht low powerconsumption． Keywords：voltagecontrolledringoscillator；complementary switch；CSMC 0．6 m；CMOS；Inner clocksource 集成电路中的片内时钟信号由各种内部时钟电 漂等问题逐渐显现，而传统的振荡电路功耗较大，所 路提供，如各种振荡电路等．时钟源是电路正常工作 以设计低功耗的振荡电路是非常有必要的．环形振 的基础，因此其性能的优劣直接影响整个电路的实 荡电路是在集成电路中比较常用的一种时钟产生电 现与性能的好坏．而随着集成电路的发展，功耗与温 路，并在实际中得到广泛的应用 收稿 日期：2006—10-09 作者简介：曾德友 (1984一)，男，硕士研究生，主要从事模拟集成电路的设计与研究