CMOS两级运算放大器+设计与HSP+l+CE仿真.pdfVIP

第28卷 第 12期 湖南科技学院学报 Vo1．28No．j2 2007年 j2月 JournalofHunanUniversityofScienceandEngineering Dec．2007 CMOS两级运算放大器设计与HSPlCE仿真 何红松 (湖南科技学院 电子工程与物理系，湖南 永州 425100) 摘 要：本文根据运算放大器的设计要求(单位增益带宽、相位裕量、输入等效噪声、功耗等)，选择 电路结构，详细分 析了CMOS运算放大器的所有性能参数，使用Levelone模型进行手工计算，设计出器件的几何尺寸，最后通过 Hspice仿 真软件给 出了性能指标的仿真结果。 关键词：CMOS；运算放大器；密勒补偿；Hspice 中图分类号：059 文献标识码：A 文章编号：1673-2219(2007)12-0028—03 1 引 言 提供高增益，可以牺牲摆幅，第二级弥补摆幅。同时进一步 两级运放可以同时实现较高增益和较大输出摆幅…，其 增大增益。 设计思路是将增益和摆幅要求分别处理 ，而不是在同一级中 表 j设计指标 兼顾增益与摆幅。即运用第一级放大器得到高增益，可以牺 负载电容 3pF 牲摆幅，第二级放大器主要实现大输出摆幅。以补偿第一级 共模输入 电压 固定在 (VDD+VSS)／2 牺牲的摆幅，并进一步提升增益，从而克服了单级运放增益 输 出动态范围 0【．1(VDD—vss)，0．9(VDD—vss)】 与摆幅之间的矛盾，同时实现高增益和大摆幅。因此，利用 静态功耗 2mW 两级放大器结构设计放大器的思想在通用运放的设计中被 开环直流增益 ≥80dB 广泛采用。本文详细介绍了一个 CMOS两级运算放大器的 单位增益带宽 Maximize 设计过程。 相位裕量 ≥60degree 转换速率 ≥3OV／uS 2 电路与设计指标 共模抑唯4比 ≥60dB 负电源抑带4比 ≥80dB 设计指标如表 l所示。基于这些指标选择了如图 l示的 电路结构2【l。该运放主体结构为两个单级放大器 ：差分输入 等效输入噪声 ≤300nV／√瓦 @1Khz 级和共源增益级，辅助电路为偏置电路和频率补偿电路。差 分输入级采用 PMOS输入对管，NMOS电流镜负载；共源 级采用NMOS放大管，PMOS负载管；由六个MOS管和一 个电阻构成的电流源为两级放大电路提供偏置，另外还为频 率补偿MOS管提供偏压；一个NMOS管和一个电容构成频 率补偿电路，连接在共源级的输入输出之间作为密勒补偿。 该运放的工作原理 ：信号由差分对管两端输入，差模电 压被转化为差模 电流，差模电流作用在电流镜负载上又转化 成差模电压，信号电压被第一次放大后被转化为单端输出， 随即进入共源级再一次被放大后从漏端输出。电路特点是通 过两级结构可以同时满足增益和输出摆幅的要求，即第一级 图 1CMOS两级运算放大器 3 电路几何参数设计 收稿 日期：2007—06—11