pspice使用介绍.pdfVIP

第 1 章 电子线路的计算机辅助设计 §1.1 概述 随着电子计算机的硬件和软件技术的飞速发展，以计算机辅助设计（Computer Aided Design,简称 CAD ）为基础的电子设计自动化（Electronic Design Automation,简称 EDA ）技 术也得到了蓬勃发展，目前已成为电子学领域的重要设计手段。EDA 的兴起和发展，促进 了集成电路和电路系统向着高集成度、高复杂度方向发展。目前，为了适应市场竞争的需要， 电子产品更新换代的周期越来越短，过去几年才更新的产品，现在不到半年、甚至三个月就 需要更新。为了满足上述需要，各种 EDA 软件应运而生，其中比较著名的 EDA 软件公司 包括 Candence, Mentor Graphics, Synopsys Viewlogic 和 Orcad 等公司。 集成电路的发展是 EDA 软件发展的主要动力，大规模集成电路（VLSI ）的发展要求在 一个芯片上集成上万个乃至百万个晶体管，专用集成电路（Application Specific Integrated Circuit,简称 ASIC ）要求大容量、高速度和宽频带，这就要求 EDA 具有从设计、检验到制 版的全部功能，完成自上而下（top-down ）的设计工作，图5.1.1 为一个典型的 EDA 设计流 程图。 近年来用于数字电路系统设计和实现的 EDA 软件发展迅速，例如最先由 Xilinx 公司推 出的 FPGA (Field Programmable Gate Array )芯片设计软件，以及由 Altera 公司推出的 CPLD(Complex Programmable Logic Device )芯片设计软件，目前许多公司如 Actel 、Lattics 、 Atmel 和 Microchip 等都有类似的产品。这些芯片从 40 只脚到几百只脚，芯片中可用的逻辑 门从几十个到十几万个，种类齐全，功能繁多，可满足各种不同的需求。在这些 FPGA 或 CPLD 芯片上可以利用设计软件（如 Altera 公司的 Max-Plus2 ）对要制作的电路系统进行设 计、编译、仿真。如果仿真成功，就可以将设计程序下载到芯片之中，使这些芯片成为该电 路系统的专用芯片，实现所需功能。这种设计加速了电路的更新换代，并使电路设计人员能 够很快地实现自己的设计思想。 目前大量应用的大规模集成电路基本上以数字逻辑电路为主，而一般数字逻辑电路的设 计都是以基本功能器件（如逻辑门或现成的功能电路）作为单元而连接并绘制电路图。但是 当电路较复杂并且规模较大时，如果用传统的电路绘制方法进行设计，就得花费大量的时间 和精力。为了解决这一困难，人们设计了一种硬件描述语言 HDL(Hardware Description Language) ，用来描述逻辑电路的设计，然后经翻译使语言描述变成硬件电路的逻辑结构， 从而节省了大量的设计时间。例如，一个集成电路中包括译码器、多位移位寄存器、计数器 等，若使用电路绘图就相当困难，并需花费很多时间，但使用 HDL 语言描述则能轻而易举 地完成上述任务。因此，在计算机辅助设计中，大规模的数字电路一般都采用 HDL 语言方 式设计，而小规模电路或数/模混合电路则可以采用电路图输入方式进行设计。对于高速集 成电路，人们常采用 VHDL 语言（V 代表 VHSIC, Very High Speed Integrated Circuit ）进行 设计。 由于模拟电路的设计与数字电路的设计存在很大差异，后者能够比较方便地抽象出寄存 器、触发器、逻辑门等不同层次的逻辑单元，然后按一定规律的数据流和状态模型进行设计。 而前者却由于结构千差万别，电路种类繁多，并受到不同电路参量如信号大小、频率高低等 因素的影响，其复杂程度大大超过后者。因此，模拟电路的计算机辅助设计软件发展相对落 后于数字电路的计算机辅助设计软件发展。 图5.1.1 EDA 设计流程图 当前国际上各大 EDA 公司的模拟电路计算机辅助设计软件都是以美国加利福尼亚伯克 利（Berkeley ）分校开发