微机原理课件-第2章s.ppt

⑵存储器分段： ①8088的程序把1MB的地址空间分成段，由 于8088寄存器长度为16位，按每段最大64K， 可以分成16个段： 00000～0FFFFH 为第1段 10000～1FFFFH 为第2段 20000～2FFFFH 为第3段 ： E0000～EFFFFH 为第15段 F0000～FFFFFH 为第16段 ②每段的第一个字节的位置称为段起始地址。由段寄存器决定。 每个段都由连续的地址单元构成。 可以分成如下的段： 00000～0FFFFH 为第1段 10000～1FFFFH 为第2段 20000～2FFFFH 为第3段 如：12340H，CS=1234H； ⑶物理地址的生成 逻辑地址:程序中使用的地址。 物理地址:信息存放的实际地址。 逻辑地址分两部分： 段基址:决定该段第一 字节的位置。 段内偏移量: 相对于该段起点的字节数。 段基址存放在CS DS SS ES中 偏移量存放在 IP SP BP SI DI中 物理地址=段基址×10H＋段内偏移量 例如:6000:0820的物理地址:60820H 10000～1FFFFH 为第2段 20000～2FFFFH 为第3段 E0000～EFFFFH 为第15段 F0000～FFFFFH 为第16段 标志寄存器FR CF -进位标志：有进位CF=1，无进位CF=0 PF-奇偶标志：运算结果“1” 的个数为偶数PF=1 AF-辅助进位标志：第3位向第4位有进位时AF=1 ZF-零标志：运算结果为“0”ZF=1 SF-符号标志：运算结果为负数时SF=1 OF-溢出标志：运算结果超出规定范围OF=1 IF-中断标志：IF=1可屏蔽中断允许。 是计算机内部最小的时间单位， CPU完成一步完整操作的最小时间单位。 2、存取时间 存取时间又称存储器访问时间。即从启动存储器操作到完成该操作所需要的时间。 从发出读操作到读操作完成。 3、存储周期 启动两次独立的存储器操作时间所需的最小时间间隔。存储器在完成上一次操作后不能马上启动下一次存储器操作，需要有一定的延迟时间。叫存储周期，存储周期要大于存取时间。 采用MOS工艺的存储器，存取周期数为几十到几百ns以下，双极型RAM存取周期最快可达10ns以下。 把需要很高带宽的主存储器用存储总线单独与CPU相连 问题：外设到主存的数据传输必须通过CPU， 传输效率低，无法实现DMA传输 两种架构：南北桥、HUB（加速中心） 南北桥 北桥——提供PCI桥接、AGP接口、CPU/主存/高速缓存的连接 南桥——提供USB、IDE、FDD、HDD、串/并口及ISA桥接 例如：Intel 440BX、VIA694(KT133)+686B等 HUB GMCH——AGP接口、存储器通道 ICH——PCI桥接、IDE控制器、USB、串/并口 FWH——系统BIOS、显示BIOS、随机数发生器 地址总线的宽度指明了总线能够直接访问存储器的地址范围；??? 数据总线的宽度指明了访问一次存储器或外部设备最多能够交换数据的位数；??? 控制总线一般包括CPU与外界联系的各种控制命令，如输入输出读写信号、存储器读写信号、外部设备与主机同步匹配信号、中断信号和DMA控制信号等等。  PC-XT总线、ISA总线、EISA总线、MCA总线、PCI总线； ISA总线??? 这是一种在与工业标准体系结构兼容计算机上广泛使用的一种总线。就EISA系统而言，它所涉及到ISA总线实际上是EISA总线的一个子集。2。EISA总线??? 它是一种扩展的工业标准总线。是工业标准总线ISA的超集。它不仅拥有ISA总线的全部特征，而且还随着对ISA总线功能的扩充增强了自身性能和能力。 PC总线：1981 ⑵EISA总线：扩展标准工业总线。数据宽度32位，工作频率8MHz最大数据传输率33MHz/S。EISA和ISA完全兼容 ⑶Vl总线是开放通用的局部总线，是一个电特性、机械、时序和连接方面都做了规定模式的局部总线标准。 VL-bus的数据宽度32位，可扩展到64位。工作频率33MHz，最大数据传输率133MHz（是ISA数据传输率的16倍）， VL-bus的高带宽容易支持Windows、网络和DOS的要求，并为多媒体引用提供了广阔的前景。 ⑷PCI总线（外围部件互联总线）：数据宽度32位，工作频率33MHz，最大数据传输率133MHz/s，总线的兼容性好，于ISA和EISA兼容，不用跳线，自动配置。 电路实现方案 用3片8位的锁存器8282实现地址锁存。ALE为锁存控制信号，OE#≡0使锁存的地址直接输