微机原理课件-第5章n.ppt

* 2、存储容量的字扩展 字扩展的电路连接方法是 ：将每个芯片的地址信号、数据信号、和读写信号全部并联在一起，只将片选信号分别引出到地址译码器的不同输出端。 CPU 8088 2764 2764 6264 6264 2764 2764 6264 6264 3:8 C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 G1 G2A G2B AB19 AB18 AB17 AB16 IO/M AB15 AB14 AB13 DB0 … DB7 AB0 … AB12 CS CS CS CS CS CS CS CS OE OE OE OE OE OE OE OE WR RD WR WR WR WR * 3、字位扩展 构成一个容量为M × N位的存储器，如果使用m × n的芯片，则需要的芯片数为：(M/m)×(N/n) 例：用Intel2164构成容量为128KB的内存； 64Kb×8 64Kb×8 D0～D7 A0～A15 A16 译码电路 图 5-23 字位扩展应用举例示意图 CPU内部寄存器 高速缓存Cache SRAM SSRAM 内存 DRAM SDRAM 虚拟存储（硬盘） 微机存储器的层次结构 * 5.4 高速缓冲存储器cache 例：主频为733MHz的PⅢ，一次指令执行时间为1.35ns，同时期的内存SDRAM存取时间为7ns； 解决方法： 在基本总线周期中插入等待周期 采用快速SRAM 在CPU与DRAM中插入小规模高速SRAM，即cache 中央处理器 Cache 主存 Cache的工作原理 存储体系的实现依据： 程序运行时，在时间上的局部性和空间上的局部性: 时间上的局部性：最近的未来要用的指令和数据可能是正在使用的指令和数据，因为程序存在循环、时间上邻近。 空间上的局部性：最近的未来要用的指令和数据可能与现在使用的指令和数据在空间上是邻近的，因为大部分指令是顺旬存储的。 Cache的基本工作原理 存储 组织：cache和主存分成大小相同的块。 cpu给出主存地址，其中块号送到主存—cache地址映像变换机构，在此处判断该块号是否在cache中命中。 若cache命中，则地址映像变换机构将主存地址变换为cache地址，访问结果直接传向cpu。 若cache未命中，则正常访问主存，并将访问结果从单字宽通路送cpu，同时，将包含该字的块信息调入cache。 若cache已满，则进行块替换，并修改相应地址映像表和cache各块的状态标志。 * * DB CPU Cache控制部件 Cache RAM AB ①送主存地址 ②检索(用主存地址作为关键字,查找CAM)—前提：每次访问的主存地址都保留在CAM内。 CAM—Content Access Memory ③命中则发出读 Cache命令, 从Cache取数据 ④不命中则发出读RAM命令, 从RAM取数据 Cache的工作原理图示 * 取指令、数据时先到CACHE中查找： 找到（称为命中）——直接取出使用； 没找到——到RAM中取，并同时存放到CACHE中，以备下次使用。 只要命中率相当高，就可以大大提高CPU的运行效率，减少等待。现代计算机中CACHE的命中率都在90%以上。 命中率影响系统的平均存取速度 系统的平均存取速度≈ Cache存取速度×命中率+RAM存取速度×不命中率 * 例如：RAM的存取时间为8ns，CACHE的存取时间为1ns，CACHE的命中率为90%。则存储器整体访问时间由没有CACHE的8ns减少为： 1ns×90% + 8ns×10% = 1.7ns 速度提高了近5倍。 在一定的范围内，Cache越大，命中率就越高，但相应成本也相应提高 Cache与内存的空间比一般为1?128 * 5.5 存储器管理 IBM-PC/XT 微机中内存空间分配 1.RAM区 2.保留区 3.ROM区 00000H 003FFH 9FFFFH A0000H BFFFFH C0000H EFFFFH F0000H FFFFFH 128K保留给显示卡 192K控制ROM，保留给 硬盘适配器、显示适配器 BIOS、BASIC使用 中断向量表 ROM区 * 作业(p244) 3,5,7,10, 14,15 第2版：(p229) 4,7,9,12,16,17 * 存储器由一些能够表示二进制0和1的状态的物理器件组成，器件本身具有记忆功能，存储器由一些能够表示二进制0和1的状态的物理器件组成，器件本身具有记忆功能，如电容、双稳态电路等。 * CPU的地址总线反映了CPU的寻址能力，表明它能直接寻址的存储单元的个数。 存储器的地址信号线反映了存储器的存储容量，