chap2 8086结构.pptVIP

1、将8086的MN/MX引脚接地，就使CPU工作于最大模式。 2、最小模式与最大模式的主要区别是外加有8288总线控制器。最小模式下，控制总线直接从8086得到；最大模式下，通过8288对CPU发出的控制信号进行变换和组合，以得到对存储器和I/O端口的读写信号和对锁存器8282及数据总线收发器8286的控制信号，使总线控制功能更加完善。 3、最大模式是多处理器模式，需要协调主处理器和协处理器的工作问题及对总线的共享问题，为此，从软件和硬件两个方面解决。8288总线控制器就是因此需要而加在最大模式系统中的。 4、比较两种工作模式，在最小模式下，控制信号是直接从第24~29引脚送出的；最大模式下，状态信号S2、S1、S0隐含了一些控制信息，使用8288后，就可以从S2、S1、S0状态信息的组合中得到与这些控制信号功能相同的信息。 * 1、QS1、QS0两个信号电平的不同组合指明了8086内部指令队列的状态 * 1、三个状态信号连接至8288的输入端，8288对这些信号进行译码后产生内存及I/O端口的读写控制信号。 2、S2、S1、S0的前七种代码组合都对应了一种总线操作，即至少有一个信号为低电平。而第八种情况，三个皆为高电平，此时，前一个总线操作过程就要结束，后一个新的总线周期尚未开始，通常这种状态称为无源状态。 * 1、当LOCK为低电平时，系统中其他总线设备不能获得系统总线的控制权而占有总线。LOCK信号由指令前缀LOCK产生，LOCK指令后面的一条指令执行完成后，LOCK信号失效。在DMA期间，LOCK端被浮空处于高阻状态。在8086的两个中断响应脉冲之间，LOCK也自动变为有效电平，以防其他总线主部件在中断响应过程中占有总线而使一个中断响应过程被中断。 2、RQ/GT1和RQ/GT0都是双向的，总线请求信号和允许信号在同一引线上传送，但方向相反。其中RQ/GT0比RQ/GT1优先级要高。 * 1、8288是专门为8086/8088设计的总线控制器。 8288端口说明： 1）MRDC：相当于最小模式时由8086发出的RD和IO/M信号的组合，存储器的读命令信号。为0时，对存储器进行读操作。 2）MWTC：相当于最小模式时由8086发出的WR和IO/M信号的组合，存储器的写命令信号。为0时，对存储器进行写操作。 3）IORC：相当于最小模式时由8086发出的RD和IO/M信号的组合，此时，IO/M=1. I/O端口读命令信号。为0时，对I/O端口进行读操作。 4）IOWC：相当于最小模式时由8086发出的WR和IO/M信号的组合，此时，IO/M=1. I/O端口写命令信号。为0时，对I/O端口进行写操作。 * 1、DEN和DT/R分别为数据允许信号和数据收发信号，前者控制收发器是否开启，后者控制数据传输的方向。这两个信号和最小模式中的DEN和DT/R含义相同，只是数据允许信号的相位在两种模式下相反。 * 1、8086的复位和启动操作是通过RESET信号来引发的。8086要求RESET信号起码维持4个时钟周期的高电平，如果是初次加电引起的复位，则要求维持不小于50us的高电平。 2、RESET信号一进入高电平，CPU就会结束现行操作，并且，只要RESET信号停留在高电平状态，CPU就维持在复位状态，CPU将CS设置为初值0FFFFH，其他内部寄存器都被置为0. 3、由于CS和IP分别初始化为FFFFH和0000H。所以，8086在复位之后再重新启动时，便从内存的FFFF0H处开始执行指令。因此，一般在FFFF0H处存放一条无条件转移指令，转移到系统程序的入口处。这样，系统一旦被启动，便自动进入系统程序。 4、在复位时，由于标志寄存器被清零，即IF和其他标志位一起被清除，这样，所有从INTR引脚进入的可屏蔽中断都得不到允许，因而，系统程序在适当的时候，需要通过指令（开放中断指令STI）来设置中断允许标志位。 总线读操作是指CPU从存储器或外设端口读取数据；总线写操作是指CPU将数据写入存储器或外设端口。 1、总线完成读操作或写操作的工作，需要CPU的总线接口单元执行一个总线周期。 2、时钟周期是CPU的基本时间计量单位，它由计算机主频决定。例如：8086主频为f=5MHz，一个时钟周期tc=1/f=0.2us。 3、总线周期：1）在T1状态，CPU往多路复用总线上发出地址信息，以指出要寻址的存储单元或外设端口的地址 2）在T2状态，CPU从总线上撤销地址，使总线的低16位浮置成高阻状态，为传输数据做准备。总线的最高4位用来输出本总线周期的状态信息。 3）在T3状态，多路总线的高4位继续提供状态信息，而总线低16位上出现由CPU从存储器或端口读入的数据。 4）由于外设或存储器速度较慢，常常不能及时配合CPU传送数据。这时，外