原码一位乘报告.doc

沈阳航空航天大学 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：定点原码一位乘法器的设计 院（系）：计算机学院 专 业：计算机科学与技术 班 级学 号：2008040101106 姓 名：张磊 指导教师：周大海 完成日期：2011年01月14日 目 录 第1章 总体设计方案 2 1.1 设计原理 2 1.2 设计思路 2 1.3 设计环境 2 第2章 详细设计方案 4 2.1 总体方案的设计与实现 4 2.1.1总体方案的逻辑图 4 2.2 整体功能模块的设计与实现 6 2.2.1 原码一位乘整体流程图 6 2.2.2 初始化输入模块的设计与实现 6 2.2.3 运算模块的设计与实现 7 参考文献 9 附 录 10 第1章 总体设计方案 1.1 设计原理 用汇编语言编程实现定点原码一位乘法器的设计，采用的算法为原码一位乘，乘数和被乘数规定为4位，原码一位乘乘法器中用三个寄存器R0，R1和R2分别存放被乘数，乘数和部分积。乘法运算开始时， R2寄存器被清零，作为初始部分积。被乘数放在R0寄存器中，乘数放在R1寄存器中。实现部分积和被乘数相加是通过X送加法器和Y送加法器，在加法器中完成的。加法器的输出经过移位电路向右移一位送入R2寄存器中。Y寄存器是用移位寄存器实现的，其最低位用作Y送加法器的控制命令。因为原码一位乘是通过乘数的最低位是1还是0来确定加数的，当乘数的最后一位为1的时候，部分积加上被乘数，当乘数的最后一位为0的时候，部分积加上0。加法器最低一位的值，在右移的过程中将被移入Y寄存器的最高数值位，这样就使积的低位部分被保存在Y寄存器中，最开始的乘数在逐位右移的过程中不断丢失，直到移位结束。乘法运算完成以后R2寄存器中保存的数值是乘积的高位部分， R1寄存器即乘数寄存器中保存乘积的低位部分。 1.2 设计思路 原码一位乘法器的设计主要包含如下2个部分： ①准备阶段，分别将被乘数和乘数送到寄存器当中，标记为的寄存器初始化为04H,部分积初始化为零； ②运算阶段，看被乘数的最低位，若为零则不进行运算，X左移一位,Y右移一位，同时C=C-1 ，若最低位为1，则A=X+A, X左移一位,Y右移一位，同时C=C-1,直至C为零时输出结果。 设计环境 本实验是基于伟福COP2000实验箱，采用汇编语言编程实现的定点原码一位乘法器的设计，通过键盘输入至实验箱的存储器，在实验箱中执行完成；或通过仿真软件执行,本实验是基于COP2000软件下实现的编程设计原码一位乘法器，结构图中有IE、ST 、PC 、MAR寄存器，以及ALU,微指令寄存器等。模拟软件左侧是程序输入窗口。 1.3.1模拟箱功能图 图1.3.1模拟箱功能实现图  第2章 详细设计方案 2.1 总体方案的设计与实现 原码一位乘，两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积。 例：X=0.1100，Y=0.1110，计算乘积X*Y。 0.1100 * 0.1110 0000 1100 1100 1100 0在计算时，逐次按乘数每1位上的值是1还是0，决定相加数取被乘数的值还是取零值，而且相加数逐次向左偏移1位，最后一起求积。 由于在计算机内多个数据一般不能同时相加，一次加法操作只能求出两数之和，因此每求得一个相加数，就与上次部分积相加每次计算时，相加数逐次向左偏移一位，由于最后的乘积位数是乘数（被乘数）的两倍，因此加法器也需增到两倍。部分积右移时，乘数寄存器同时右移一位，所以用乘数寄存器的最低位来控制相加数取被乘数或零，同时乘数寄存器接收部分积右移出来的一位，完成运算后，部分积寄存器保存乘积的高位部分，乘数寄存器中保存乘积的低位部分。 2.1.1总体方案的逻辑图 图2.1 .1原码一位乘法整体设计框图 标记位为0时，不进行运算，只对乘数，被乘数进行相应的移位，若标记位为1时，部分积加上乘数形成新的部分积送到寄存器中，再进行相应的移位，直至标记位为零时在OUT显示器中输出结果。 2.2 整体功能模块的设计与实现 2.2.1原码一位乘整体流程图 图2.2.1算法流程图 2.2.2 初始化输入模块的设计与实现 功能描述 初始化输入是将乘数，被乘数，分别输送到寄存器R1，R0中，部分积初始化为零，即R2清零，因为乘数被乘数为四位，所以标记寄存器R3置为04H