期末接口复习大纲.ppt

JNZ RSCAN JMP DISPERR RECEIVE: MOV DX,3F8H IN AL,DX AND DL,7FH MOV AH,2 MOV DL,AL INT 21H MOV SI,0 LOOP RSCAN JMP RETURN DISPERR:MOV AH,9 LEA DX,ERROR INT 21H RETURN: MOV AH,4CH INT 21H I8250 PROC MOV DX,3FBH MOV DX,3FCH MOV AL,80H MOV AL,0 OUT DX,AL OUT DX,AL MOV DX,3F9H RET MOV AL,00H I8250 ENDP OUT DX,AL CODE ENDS MOV DX,3F8H END BEG MOV AL,30H OUT DX,AL MOV DX,3FBH MOV AL OUT DX,AL MOV DX,3F9H MOV AL,0 OUT DX,AL 第十章　并行I/O接口 一、8255A定时器/计数器 （1）内部结构、端口地址以及与系统总线的连接 （2）8255A三种工作方式（方式0 ~方式2 ）的工作特点和I/O过程 A口可工作在方式0、1、2 B口可工作在方式0、1 C口可工作在方式0 A口 方式2：双向传输 A口、B口 方式1：选通型入/出 A口、B口、C口 方式0：基本型入/出 适用于端口…… 工作方式 十 二 * 3.3 486部分引脚功能 一.数据线D31~D0 4G内存等分为4个存储体,每一单元有一位偶校验信息和8位数据，共9位。一个32位的数据,分4个字节,分别由4个存储体存放。 二.地址线A31~A2,BE3~BE0 BE3~BE0是存储器3~存储器0的字节允许信号（存储体选中信号）。 外围电路对BE3~BE0译码，产生A1、A0…… A31~A2是高30位地址线； 三.控制线(重点) 1.总线周期定义信号(输出) CPU通过总线与存储器、I/O交换一个数据所需要的时间称为总线周期。 M/IO、W/R、D/C 这三个信号的组合，决定了当前总线周期所要完成的操作。 2.总线控制信号(ADS,RDY)与486基本时序 例：若80486的总线周期定义信号M/IO=0,D/C=1,W/R=0，则当前总线周期所要完成的操作为__________________。 总线周期定义的操作 M/IO D/C W/R 操作 0 0 0 中断 0 0 1 中止/专用周期 0 1