第一章_3 80X86的寄存器结构、引线.ppt

若执行结果的低8位中有偶数个1,PF=1; 半进位标志AF用于BCD数的算术运算调整指令中; 符号数的运算结果如超出了表示范围,即结果出错时溢出标志位OF =1,OF=CY?CS，例: 105+50=69H+32H=9BH CY=0， CS=1， OF=CY?CS=1 -105-50 CY=1， CS=0， OF=CY?CS=1 （采用多字节运算可扩大运算结果的表示范围，避免溢出） 分段之间必须： 〈1〉保持16个字节或其整数倍为段地址间距。 〈2〉16位段寄存器表示段基址。段寄存器加1实际 上存储器地址加16。 〈3〉段可连续、分散、重迭。 物理地址PA=段地址×16+偏移地址(EA) （由20位的地址加法器实现） 1.5 堆栈和栈操作指令 两个独立的功能部件：执行部件EU、总线接口部件BIU。 AH AL BH BL CH CL DH DL SP BP SI DI CS DS SS ES IP 1 2 4 6 5 3 标志寄存器 总线 控制 逻辑 指令队列 EU 控 制 ALU 地址加法器 ∑ BIU单元 EU单元 AX BX CX DX 内存 接口 1．4 80x86微处理器的编程结构 EU、BIU并行工作，在执行一条指令时可同时取后面的指令，相比8位CPU的串行工作方式运行速度要快 1．4 80x86微处理器的编程结构 1．4．1 基本结构寄存器 通用数据寄存器 SI ESI ESI、SI：数据段源变址指针寄存器 BP EBP EBP、BP：堆栈段基址指针寄存器 SP ESP ESP、SP：堆栈段栈顶指针寄存器 DH DL DX EDX EDX、DX、DH、DL：间接I/O操作；双字乘/除，为数据寄存器 CX CH CL ECX ECX、CX、CH、CL循环计数；重复串操作；可变移位、循环移位操作。称为计数寄存器 EBX、BX、BH、BL查表转换；存放基地址。称为基址累加器。 BX BH BL EBX EAX、AX、AH、AL：加减；BCD、ASCII调整；字节到字，字到双字转换；乘/除，串操作，I/O操作等。称为累加器。 AX AH AL EAX EDI、DI：数据段目的变址指针寄存器 DI EDI 1．4 80X86微处理器的编程结构 1．4．1 基本结构寄存器 专用寄存器 指令指针EIP（IP）：跟踪下条指令的偏移地址。 IP EIP 1．4 80X86微处理器的编程结构 标志寄存器EFLAGS (Flags) CPU的控制标志和运算结果状态标志。 D16 ID VIF AC VM RF D21 D31 VIP D18 A P C D I T S Z D0 D11 D14 NT IOPL O IOPL 8086 ： D0~D119个标志 80486 ：D0~D18的15个标志 PENTIUM ：D0~D21的18个标志。 80386 ： D0~D17 14个标志 80286 ： D0~D14 12个标志 标志寄存器EFLAGS (Flags) 8086的状态标志和控制标志： TF DF IF OF SF ZF AF PF CF 控制标志 状态标志 跟踪 状态标志：标示CPU运行结果的状态。结果为零、为负、产生进位或借位等。 控制标志：控制CPU的运行状态。 1．4．1 基本结构寄存器 1．4 80X86微处理器的编程结构 半进位 奇偶 进位 零 符号 溢出 中断 方向 段寄存器 对所有X86级CPU均为16位寄存器。 8086CPU: 段寄存器直接给出段基址。 代码段：CS 代码段存贮区的起始地址 堆栈段：SS 堆栈段存贮区的起始地址 数据段：DS、ES、FS、GS （8086只有二个数据段寄存器DS、ES） 数据段存贮区的起始地址 1．4．1 基本结构寄存器 1．4 80X86微处理器的编程结构 CS ES SS DS GS FS 16位 80286以上CPU: 由段寄存器（选择器）经全局描述符或局部描述符寄存器得到相应的描述符表，从而得到段基址，与偏移地址相加得到线性物理地址。 控制寄存器 实现对处理器的多种功能控制与选择。P28~P31表2—5、表2—6、表2—7分别给出了一些位的定义。 1．4 80X86微处理器的编程结构 1．4．2系统级寄存器 系统段寄存器 LDTR局部描述子表寄存器为16位寄存器。 TR能在任务或进程之间切换是多用户操