第二章 8086微处理器 第一讲.ppt

第2章 8086/8088微处理器 教学重点 8086微处理器的一般性能特点： 16位的内部结构，16位双向数据信号线； 20位地址信号线，可寻址1M字节存储单元； 具有较强的指令系统. 2.1 8088/8086的编程结构 8088的编程结构从功能分成两个单元 （1）总线接口单元BIU——管理8088与系统总线的接口，负责CPU对存储器和外设进行访问 （2）执行单元EU——负责指令的译码、执行和数据的运算 两个单元相互独立，分别完成各自操作 两个单元可以并行执行，实现指令取指和执行的流水线操作 8086/8088的编程结构 8088的指令执行过程 (3) 8086/8088BIU的特点 ①8086/8088的指令队列分别为6/4个字节，在执行指令的同时，可从内存中取出后续的指令代码，放在指令队列中。 ②地址加法器用来产生20位物理地址。8086/8088可用20位地址寻址1M字节的内存空间，而CPU内部的寄存器都是16 位，需要由20位的地址加法器完成地址运算。 如：CS＝0FE00H，IP＝0400H，则表示要取指令代码的物理地址为0FE400H。 (4) BIU与EU的动作协调原则 ①每当8086的指令队列中有两个空字节，或8088的指令队列中有一个空字节时，BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。 (4) BIU与EU的动作协调原则 ②每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，执行指令的过程中，如果必须访问存储器或者I／O端口，那么EU就会请求BIU，进入总线周期，完成访问内存或者I／O端口的操作 ；如果BIU正处于空闲状态，立即响应EU的总线请求。如BIU正取指令，则BIU完成取指总线周期，再响应EU的访问总线请求。 (4) BIU与EU的动作协调原则 ③当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。 ④在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。 (4) BIU与EU的动作协调原则 将8086/8088 CPU分成二个独立的功能部件使二者能够并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高CPU的工作效率，加快指令的执行速度。指令队列可以被看成是一个特殊的RAM，它的工作原理是先进先出，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。EU和BIU之间就是通过指令队列联系起来，多数情况下，BIU在不停地向队列写入指令，而EU每执行完一条指令后，就向队列读取下一条指令。二者的动作既独立，又协调。 (4) BIU与EU的动作协调原则 指针寄存器SP和BP SP是堆栈指针寄存器，它和堆栈段寄存器SS一起来确定堆栈在内存中的位置； BP是基数指针寄存器，用于存放基地址。 变址寄存器SI和DI SI是源变址寄存器 DI是目的变址寄存器，用于指令的变址寻址方式。 2.2 存储器组织 8088/8086有20根地址总线，因此，它可以直接寻址的存储器单元数为：220=1MB 如何实现16位的存储单元存放20位的地址空间？ 由于CPU内部的寄存器都是16位的，为了能够提供20位的物理地址，系统中采用了存储器分段的方法。规定存储器的一个段为64KB，由段寄存器来确定存储单元的段地址，由指令提供该单元相对于相应段起始地址的16位偏移量。这样，系统的整个存储空间可分为16个互不重叠的逻辑段。存储器的每个段的容量为64KB，并允许在整个存储空间内浮动，即段与段之间可以部分重叠、完全重叠、连续排列，非常灵活。 1.存储器的分段及段地址 2.与存储单元地址相关的几个概念 物理地址： 一个存储单元的实际地址(20位)。物理地址与存储单元是一一对应关系。(20202H) 逻辑地址： 是指段地址和偏移地址，是指令中引用的形式地址。一个逻辑地址只能对应一个物理地址，而一个物理地址可以对应多个逻辑地址。(2000:0202H) 2.与存储单元地址相关的几个概念 段地址： 是指一个段的起始地址，最低4位为零，一般将其有效数字16位存放在段寄存器中。(2000H) 偏移地址： 段内存储单元相对段地址的距离(16位)。同一个段内，各个存储单元的段地址是相同的，偏移地址是不同的。(0202H) 3.物理地址的计算方法 物理地址=段地址+偏移地址 　　　　=段寄存器内容×10H+偏移地址 取指令物理地址=(CS)×10H+(IP) 堆栈操作物理地址=(SS)×10H+(SP)/(BP的表达式) 存储器操作数物理地址=(DS)/(ES)×10H+偏移地址