2001试卷及答案(A).doc

2001级《数字逻辑》试卷A答案及评分标准 一填空题（每空2分，共20分） 1. （BE.29D）16=（ 276.1235 ）8 2. 十进制数对应的二进制补码为 （1.110011）补 3. 求 的反函数。 4. 消除组合电路险象的方法有增加冗余项、增加惯性延时环节、选通法。 5. TTL与非门的输入端如果悬空，输入逻辑相当于 高 电平。 6. 一个Mealy型“0011”序列检测器的最简状态表中包含4个状态，电路中有 2 个触发器。 7. 化简完全确定原始状态表引用了状态 等效 的概念；化简不完全确定原始状态表引用了状态相容的概念 8. 构造一个模7同步计数器，需要 3 个触发器。 9. 与（1010011）2对应的8421码是 （1000 0011）8421 。 10. 逻辑函数F（A，B，C）=AB+BC+AC的最大项表达式为 二、逻辑函数化简（10分） 化简函数F(A,B,C,D)=∑m(5,6,7,8,9)+∑φ(10,11,12,13,14,15) 解：作出逻辑函数F(A,B,C,D)的卡诺图。（5分） 若将任意项全部看作为1来处理，卡诺圈构成如图所示，函数化简为 （5分） 三、组合逻辑电路分析（15分） 写出输出Y的逻辑函数表达式，分析电路的逻辑功能。指出A1A0=10时，Y=？ 解：地址变量A1和A0为00时，D0被送至输出端；A1和A0为01时，D1被送至输出端；A1和A0为10时，D2被送至输出端。A1和A0为11时，D3被送至输出端。因此输出Y的逻辑方程为 （8分） 为四选一数据选择器。（4分） A1A0=10时，Y=D2。（3分） 四、组合逻辑电路设计（15分） 设计一位数字比较器，输入为A、B（要比较的两个数字），输出为比较结果为L1、L2、L3。其中L1代表“AB”，L2代表“AB”，L3代表“A=B”。 解：1.真值表（5分） 2. 由真值表写出L1、L2、L3的逻辑表达式为：（5分） 3. 由上述表达式画逻辑电路（5分） 五、一同步时序电路的状态图如下，假设初态为A，当输入X，列出状态响应序列（即完成下表的填写）。（10分） 时钟节拍 1 2 3 4 5 6 7 8 X 1 0 1 1 0 0 1 0 现态S A B C C C D D B 次态Sn+1 B C C C D D B C Z 0 0 0 0 0 0 1 0 六、中、大规模器件应用（30分，每小题10分） 1. 74LS161是一个16进制计数器。其中：为异步清零端，：为同步置数端。画出状态转移图，分析其功能。（10分） 解：0、1、……、7循环模8加计数器。（5分） 0000、0001、0010、0011、0100、0101、0110、0111 0000、0001（5分） 2. 下表列出了两种码之间的对应关系，试用ROM实现8421BCD码到余3码的转换。（10分） 8421BCD码 余3码 A3 A2 A1 A0 F3 F2 F1 F0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 0 1 0 0 2 0 0 1 0 0 1 0 1 3 0 0 1 1 0 1 1 0 4 0 1 0 0 0 1 1 1 5 0 1 0 1 1 0 0 0 6 0 1 1 0 1 0 0 1 7 0 1 1 1 1 0 1 0 8 1 0 0 0 1 0 1 1 9 1 0 0 1 1 1 0 0 解： 根据表可写出下列的最小项表达式（5分） 　　由于译码电路输出了地址线的所有最小项组合，我们只须用一个四根地址线输入、四根输出端的ROM就可能实现其功能，我们定义其地址输入端作为输入代码，数据输出端看成输出端，只须将存储矩阵对应的最小项单元进行编程连接即可以实现，如下图。（5分） 3. 用74LS138译码器和必要的门实现三个输入变量函数 ，要求标出控制端信号、写出F的逻辑函数表达式，画出与F的逻辑函数表达式对应的电路图（10分）。 解：评分标准： 标出控制端信号（5分） 写出F的逻辑函数表达式（5分） 画出与F的逻辑函数表达式对应的电路图（5分） 真值表 A1 A0 Y 0 0 1 1 0 1 1 D0 D1 D2 D3 B A L1(AB) L3(A=B) L2(AB) 一位比较器真值表 A B L1 L2 L3 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 Y D3 D2 D