数字电子技术试题模板A.doc

命题方式： 单独命题 佛山科学技术学院2009 —2010 学年第 2 学期 《 　数字电子技术 》课程期 末 考试试题A 专业、班级： 姓名： 学号： 题 号 一 二 三 四 五 六 七 八 总成绩 得 分 填空：（每小题2分，10小题共20分） 十进制数83对应的二进制数是_____________，8421BCD码是___________。 数字逻辑电路的输入输出状态采用电平H（高电平）、L（低电平）表示，如果规定______________________ 称之为负逻辑体制。 在逻辑运算中，3种基本的逻辑运算是________________。 集成逻辑门电路在使用时，一般不会让多余的输入端 。 编码器的逻辑功能是 _______________________________。 逻辑电路中，三态输出门的“三态”是指______________________________。 锁存器和触发器是构成各种时序电路的存储单元电路，其共同特点是都具有0和1两种状态，其差别是__________________________________________________。 根据使用功能的不同，半导体存储器可以分为两大类：_________________________。 单稳态触发器有一个稳态和一个暂稳态，根据这一特点，可应用于哪些方面（例举2个）___________________________________________________。 8位D/A转换器工作在单极性电压输出状态，设基准电压为5V ，当D/A转换器的输入数字量，输出的模拟电压值为____________________。 选择题：（每小题2分，共20分） 1． 设2输入端“与非”门的输入为X和Y，输出为Z，要使Z=1，X和Y必须满足（ ） A．均为1 B． 均为0 C． 至少一个为0 2． D触发器在时钟脉冲作用下的次态取决于 （ ） A．输入D B． 现态 C． 现态和D 3． 设计一个同步12进制计数器，至少需要触发器 （ ） A．3个 B． 4个 C． 12个 4．下列说法不正确的是（ ） A．TTL即数字逻辑电路 B．MOS即金属-氧化物-半导体 C．CMOS即互补金属-氧化物-半导体。 5． 逻辑函数F=A⊙B和逻辑函数满足关系 （ ） A． B． C． F=G 6． 施密特触发器属于电平触发器，对于缓慢变化的信号仍然适用，当输入信号增加或减少时，施密特触发器电路有（ ）阈值电压。 A．相同 B． VDD/2 C． 不同 7． 卡诺图化简包含无关最小项的逻辑函数时，应将无关最小项（ ） A．当成“1” B． 当成“0” C． 根据需要当成“1”或“0” 8． 二进制译码器是一种能将n个输入变量变成（ ）个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。 A．n B．2n C．2n 9．TTL逻辑门电路输出高电平的典型值是（ ） A． 5.0V B． 3.6V C． 2.0V 10．下更说法不正确的是（ ）。 A．同步时序逻辑电路包含存储单元 B．同步时序逻辑电路没有统一的时钟信号 C．同步时序逻辑电路有统一的时钟信号 计算或简答（每小题5分，共15分） 1.化简 2.卡诺图化简F(A,B,C,D)=∑m(0,2,4,6,9,13)+ ∑d(1,3,5,7,11,15) 3．简述设计同步时序逻辑电路的一般步骤 已知输入信号A、B和时钟信号CP的波形（时间图）如下图所示，画出逻辑图中触发器Q端的输出波形，设触发器初态为0。（6分） 已知逻辑电路如下图所示,分析该电路的功能（10分） 请设计1位十进制数的数值范围指示组合逻辑电路。电路的输入A，B，C，D是1位十进制数X的8421BCD码（X=8·A+4·B+2·C+D），输出F为数值范围指示。要求当X﹤5时，输出F=0，否则F=1。（10分） 七、用4位二进制同步加法计数器74161和适当的门电路构成12进制加法计数器。要求： 1．设初始状态为0000，画出状态变化图；（5分） 2．在下面给定