第8章 DSP硬件系统设计.ppt

第8章 DSP硬件系统设计 （6学时） 主要内容 电源、时钟、复位电路 JTAG电路 存储器设计 AD/DA电路 DSP系统自举 8.1.1电源电路 TMS320C54x DSP一般都采用双电源、低电压设计。一般内核电源采用1.8V或1.6V或1.5V，I/O电源采用3.3V。这样可以降低芯片功耗、又能方便和片外设备连接。 C54x DSP的电流消耗取决于DSP芯片的工作状态和整个DSP系统中其他器件消耗电流的情况。在具体设计的时候需要估算整个系统的功耗情况，然后选择满足电流要求的电源设备。一般来说，整个系统中DSP的功耗最大，当DSP空闲时，应当尽量让DSP工作于等待状态或休眠状态，以减少消耗。 可以作为DSP电源的芯片比较多，如Maxim公司的MAX604和MAX748，TI公司的TPS72X和TPS76X等。这些芯片可分为线性电源和开关电源两种。线性电源使用在对功耗要求不高的场合，且线性电源纹波电压小，对系统干扰小；开关电源的效率高，一般使用在对功耗要求较高的场合，相对线性电源来说，开关电源的纹波电压大，有可能会对系统产生干扰。 在实际设计中可采用5V输入电源，然后分别产生3.3V和1.8V电压。如TI公司提供的双路输出TPS67D325芯片。此芯片2.7至10V输入（典型5V输入），可调输出（可调范围在1.5至5.5V之间），输出每路输出最大电流为1A，同时提供宽度为200ms的复位低电平输出。具体电路如图8.2所示。 8.1.2省电方式设计 C54x DSP省电方式可以使CPU临时处于低功耗的休眠状态，但保持CPU中的内容，直到省电方式结束，CPU继续工作。C54x DSP省电方式可以通过执行IDLE1、IDLE2、IDLE3指令，或使HOLD管脚成低电平、同时将HM状态位置1使之进入省电模式。 闲置方式1 闲置方式2 闲置方式3 保持模式 其他省电方式 除了上述4个省电方式外，还可以通过外部总线关闭和CLKOUT关断来实现省电模式。 C54x DSP通过分区开关控制寄存器BSCR的第0位置1来关断外部接口时钟，使接口处于低功耗模式。复位时，此位清零，外部接口时钟恢复。时钟关断功能使C54x可以用软件指令编辑PMST的CLKOFF位决定CLKOUT是否有效。复位时，CLKOUT有效。 8.1.3复位电路 当C54x的复位输入引脚RS上出现连续5个外部时钟周期以上低电平就能强制DSP进入复位状态，芯片内部所有相关寄存器初始化。复位后程序从指定的存储地址FF80H开始运行。若RS管脚一直保持低电平，芯片就始终处于复位状态。 自动复位电路 对于整个DSP系统来说，上电复位电路的好环直接关系到系统的正常工作。DSP由于各种干扰而导致系统无法正常工作时，系统若能自动提供一个复位信号就可以重起系统，因此复位电路一般会采用具有监视功能的自动复位电路（看门狗）。 自动复位看门狗电路的基本原理是通过某个监视管脚来监视系统的运行。当系统正常运行时，设计人员预先规定由系统在预定的时间周期内给监视管脚发送一个脉冲信号，若在规定的时间周期内监视管脚没有收到脉冲信号，自动复位电路就认为系统运行不正常，会自动复位系统。 8.1.4时钟电路 8.2I/O电平转换设计 各种电平标准 8.2.2 3.3V与5V电平转换 在3.3V 与5V接口直接互连时，必须考虑电压和电流是否匹配的问题，即要考虑驱动器件的输出逻辑电平是否符合被驱动器件的输入逻辑电平的要求，驱动器件的最大输出电流是否满足被驱动器件的输入电流要求。 当5V TTL器件驱动3.3V TTL（LVC）器件时，由于双方转换电平标准一样，只要3.3V器件能承受5V电压，并满足电流条件，就可以直接连接，否则需要加转换电路。 当5V CMOS器件驱动3.3V TTL（LVC）器件时，双方的转换电平标准不一样，但满足直接互连电平转换要求，只要3.3V器件能承受5V电压，并满足电流条件，就可以直接连接，否则需要加转换电路。 当3.3V TTL（LVC）器件驱动5V CMOS器件时，双方的转换电平标准不一样，且不满足直接互连电平要求。此时需要加入转换电路。 当3.3V TTL（LVC）器件驱动5V TTL 器件时，双方转换电平标准一样，且满足直接互连电平要求，只要满足电流要求，就可以直接互连，否则需要加转换电路。 8.2.3 转换电路实现方法 转换电路 采用总线收发器 总线收发器常用器件有SN74LVTH245A（8位）、SN74LVTH16245A（16位）等。其特点是3.3V供电，需进行方向控制，3.5ns转换延迟， -32/64mA驱动，输入容限5V。主要应用于数据、地址和控制总线的驱动。 总线开关 2选1切换器 CPLD 电阻分压等方式。 8.3 JTAG仿真接口电路 C54x