半导体器件物理 课件 第六章..ppt

漏源击穿BVDS：漏pn结击穿，与VDS、VGS均有关 击穿现象 VGS↑＝BVGS→氧化层电场强度Eox临界电场强度EB＝(0.5~1)x107V/cm时，氧化层发生介电击穿 当氧化层厚度50nm时，BVGS=30V，若EB＝6x106V/cm，则要求工作电压VGS10V（安全余量为3） 击穿过程 针孔→凹坑→空洞→崩塌 电流I↑→温度T↑→电流I↑，形成热电正反馈 击穿场强的来源 栅压VGS：Eox≈VGS/tox 栅感应电荷QI：Eox≈QI/toxCox 短沟道器件穿通特性曲线 MOSFET在弱反型区存在所谓“亚阈值电流”。该电流与栅源电压及漏源电压呈指数关系。 MOSFET在饱和区的有效沟道长度随漏源电压的增加而增加，导致漏源电流略微增加，形成所谓“沟道长度调制效应”。此效应在短沟道和低掺杂衬底中才显著。 沟道迁移率随沟道横向电场和纵向电场的增加而下降。在强的横向电场下，载流子在沟道中的漂移速度将会达到饱和，此时漏源电流与栅源电压呈线性关系 缩小MOSFET尺寸可以提高集成度和工作速度。器件尺寸与工作电压按同样比例缩小较为理想，但难以实现。 在短沟道和窄沟道条件下，阈值电压会随沟道长度和沟道宽度的变化而变化。在实际工艺中常采用离子注入来调整阈值电压。 栅源介质击穿和漏体pn结击穿是MOSFET主要击穿机构。短沟道器件可能会出现沟道雪崩倍增，引发寄生晶体管效应或热电子效应。 * * 还有一个假定是n+p结的横行扩散结深＝纵向扩散结深，这对于扩散结是很合理的近似，对离子注入结则不是那么准确。 * 勾股定理列式，解一元二次方程。 * 边缘有两个1/4圆柱体需要考虑。 * * 跨导用来表征MOSFET的放大能力 * * * * 当加在MOSFET上的交流信号幅度远小于直流电压幅度时，为小信号。//Vgs’是有效栅源电压（不计串联电阻引起的栅源电压部分）。 “漏源电容”改为“栅漏电容” hxy * 总的栅源电容和总的栅漏电容等于前面的cgd、cgs乘以栅面积WL。 Cgd “漏源电容”改为“栅漏电容” hxy * 右下角说明，rs的存在降低了有效栅压、漏源电流和跨导，而且rs越大，降低的程度就越大。带’的变量是rs存在的变量，不带‘的是rs=0时的变量。 * * * 密勒电容的作用是将跨越输入-输出端的电容等效到了输入端。 * 正比与某某的倒数（分母的参数）hxy I=js I=qw 书上不该有j？Hxy * * 在前面推导MOSFET特性时所作的假设就是忽略了若干非理想效应。N沟道MOSFET表面呈现轻掺杂n型材料的特性。 * * * L是设计沟道长度，L’是有效沟道长度。这就导致饱和区不饱和现象。注意L越小，则 * ID’为实际漏电流，ID为理想漏电流（即按照简单模型推导出的漏电流）。 * 假定Na为均匀掺杂，故与x无关。 * ΔL的相对值是指相对于L的值。 * 表面散射包括表面电荷散射和表面不平整散射。垂直电场不仅来自栅压，而且来自氧化层中的正电荷。 * 体迁移率与VGS无关，表面迁移率与VGS有关。 * 这里给出的数据仅供参考。 * * * 提前饱和意味着无需夹断即可饱和。这是容易理解的，沟道夹断前，因E≥EC区v=vsl→ID不受VDS控制（在该区间的Qn(y)主要受VGS控制），根据电流连续性定理，沟道电流应处处相等，故会沟道处处电流达到饱和。//对于低场情况，饱和区电流与栅压的平方成正比，跨导及截止频率与栅压成正比。// * * 从MOSFET诞生以来，其沟道长度已从几十微米缩小到0.1微米。 * 电压不能以与尺寸同样的比例缩小的原因：某些本征的器件电压（如硅的禁带宽度、内建结电势）是材料参数，不能缩小；阈值电压太低会使器件难以完全关断，这在阈值电压工艺偏差较大时尤为严重，甚至在同一芯片上也是如此。//实际情况是，当工艺尺寸从0.5um下降到0.1um时，最大电源电压只从5V下降到1.5V。//书上将第三种方式叫做全部按比例缩小，可能为翻译错误。 * K是小于1的缩小因子，通常对于规定工艺，k=0.7。//在MOSFET的宽度和长度按比例缩小之后，互连线的长度与宽度也要按同样比例缩小。// 最下方的公式是要说明，阈值电压无法按比例缩小，但事实上小尺寸器件的VT与L、W均有关，下一节对此有分析。 * 带’的是缩小过的参数，不带的是缩小前的参数。 * * 前面的推导，阈值电压与W、L无关，在短沟道或者窄沟道的情形下，是有关的。 * 反型后随着栅压的增加，反型层的电子浓度将以10的幂次方增加，但空间电荷区的变化却是微弱的。 * * 注意，功函数是费米能级与真空能级之差，而亲和能是导带底能级与真空能级之差。 这里的功函数计算没有考虑金属与半导体之间存在氧化层的情况。 * 注意，有了SiO2之后，从金属到S