微机原理与接口技术（华南理工大学）第2章 8086CPU结构.pptVIP

总线周期 T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti 总线周期 总线周期 若干个 1~2个 基本总线周期由4个T状态组成：T1、T2、T3、T4 等待时钟周期Tw，在总线周期的T3和T4之间插入 空闲时钟周期Ti，在两个总线周期之间插入 动态 存储器读[20002H]＝35H 等待状态 T1 T2 T3 Tw Tw Tw T4 CLK READY 前沿检测 动态 74LS245 8位双向缓冲器 控制端连接在一起， 低电平有效 可以双向导通 输出与输入同相 E*＝0，导通 DIR＝1 A→B DIR＝0 A←B E*＝1，不导通 （2） 8位数据总线的形成 采用数据收发器8286进行双向驱动 Intel 8286是8位三态双向缓冲器，类似功能的器件还有Intel 8287、通用数字集成电路245等 另外，接口电路中也经常使用三态单向缓冲器，例如通用数字集成电路244就是一个常用的双4位三态单向缓冲器 （3） 系统控制信号的形成 由8088引脚直接提供 因为基本的控制信号8088引脚中都含有 例如：IO/M*、WR*、RD*等 其它信号的情况看详图 其它 1.存储器的分段结构 8088有20条地址线， 最大可寻址空间为 220＝1MB， 可寻址的地址范围为 00000H～FFFFFH 该地址称物理地址 硬件用20位的物理地址来对存储单元进行寻址 2.4.2 存储器的分段结构和物理地址的形成 存储器的分段管理 由于8088中的地址寄存器都是16位的，用户不能直接使用20位的物理地址，编程时需要使用逻辑地址来寻址存储单元。 逻辑地址由两个16位数构成，其形式为： 段的起始地址 ： 段内的偏移地址 （16位段地址） ：（ 16位偏移量） 存储器的分段管理 8088将存储空间分为多个逻辑段（段——Segment）来进行管理，要求： 段的20位的起始地址（xxxxxH）其低4位必须为0（xxxx0H），所以可以将它们省略，然后用1个16位数来表示表示段的首地址。 每段长度限216=64KB，所以段内偏移地址可以用1个16位数来表示（xxxxH）； 所以有： 段的起始地址 ： 段内的偏移地址 （16位段地址） ：（ 16位偏移量） 存储器的分段管理 逻辑地址的表示——段地址：偏移地址 地址偏移量（xxxxH） 段首（xxxx0H） 低址 段尾 某逻辑段 64KB 某寻址单元 存储器的分段管理 1MB 最多可分为16个不重迭的段。实际上，两个不同的逻辑段可以交叠，或者完全重叠。 一个存储单元可以拥有多个逻辑地址，但只可能拥有一个唯一的物理地址。 例如：物理地址： 00200H 逻辑地址： 0000H : 0200H 逻辑地址： 0020H : 0000H 物理地址和逻辑地址 每个存储单元都有一个唯一物理地址（00000H～FFFFFH） ，20位，该地址在指令执行时由地址加法器形成，并进行硬件寻址。 地址加法器的具体做法：段地址左移4位，然后加上偏移地址就得到20位物理地址。 用户编程时采用逻辑地址，其形式为： 段的首地址 : 段内偏移地址 它们由两个16位的无符号数构成 。 逻辑地址“1460H:100H” = 物理地址14700H 数据的存储格式 计算机中信息的单位有： 位（bit）、字节（byte）、 字（word）、双字（double word）等 在存储器中，信息的存储单元是：字节 80x86微处理器对多字节数据采用： 小端方式（little endian） 存储的数据如果对齐边界，则存取速度较快 8086的存储格式 信息的表示单位 位bit：存储一位二进制数：0或1。 字节Byte ： 8位二进制， D7～D0。 字Word： 16位/2个字节， D15～D0。 双字Double：32位/4个字节， D31～D0。 最低有效位LSB（Least Significant Bit）：指数据的最低位，即D0位； 最高有效位MSB（Most Significant Bit）：指数据的最高位，对应字节、字、双字分别指D7、D15、D31位。 存储单元及其存储内容 每个存储单元都有一个编号——存储器地址 每个存储单元存放一个字节的内容 例如：0002H单元存放有一个数据34H [0002H]＝34H 小端方式 多字节数据在存储器中占据多个连续的存储单元： 存放时，低字节存于低地址，高字节存于高地址； 多字节数据占据的地址空间用它的低地址来表示。 例如： 2号“字”单元： [ 0002H ] = 1234H