基于多阈值技术的可预置主从型触发器设计研究.pdf

中国电子学会电路与系统学会第十九屑年会论文集 基于多阈值技术的可预置主从型触发器设计 张慧熙 陈伟 刘承成 沈继忠 (浙扛大学信息与电子工程学系 杭州 310028) 摘要+ 超太规模集成电路设计工艺己进入深亚微米阶段，漏电流功耗已经成为不可忽视的部分。多闽值 CMOS技术是一种降低电路漏电流功耗的有效方法，它通过接入高阀值MOS管来抑制低闽值模块的漏电流。 本文利用多闽值技术实现电路的冗余抑制，设计了基于多闽值技术的可预置主从型触发器。模拟结果表明， 该电路能有效降低电路漏电流功耗，跟已有文献提出的可预置主从型触发器相比，可节省近15％的功耗。 关键词：CMOS多阈值低功耗漏电流D触发器 一、前言 在CMOS工艺达到深可E微米以前，动态功耗一直是CMOS集成电路的主要功耗…，它主要起 因于电路对节点电容的充放电，而漏电流功耗很小，可以忽略。随着工艺技术的提高，目前 的超大规模集成电路已进入深亚微米阶段，器件特征尺寸的降低，必然会带来MOS管蒯值电 压的降低，使得电路的漏电流越米越大，它随着特征尺寸的减小呈指数形式上升，直接造成 了漏电流功耗迅速增大，而动态功耗基本保持不变。由滴电流带来的静态功耗已经不能被忽 视，{{起了广泛的关注口1。所以对降低漏电流功耗的研究具有重要意义㈦】。 漏电流是由MOS管中本身存在的pn结反向偏置漏电流和亚闽值漏电流等部分组成，而 亚阂值漏电流是主要的。亚阂值漏电流是指当VGsV．(v1为闽值电压)时．源极到漏极之间 的电流+由下式表示％ r —r，(5名一K)舾}” 1sub一1矿 (1) 8，Co。为栅极氧化层电容，w为沟道宽度，L为沟道长度．VT 上式中，Io=uoCox(W／L)VT2e1 为热电压，V：为闽值电压，n为闽值幅度系数。 目前，在出路设计技术上，降低亚阂值电流比较有效的方法是采用多阈值技术口】。多阂值 技术在保证电路性能的同时，能有效地减小电路的漏电流，从而降低电路的静态功耗。 触发器作为时序电路最基本的组成单元，是低功耗电路设计的一个重要方面。在总结了 多阅值电路设计的原理基础上，将多闽值技术与冗余抑制技术结合，设计了多阂值可预鼍主 从型触发器。 二、正文 2．1CMOS电路多阈值技术 CMOS--MT-CMOS)技术是一种以降低电路静态功耗为主 多闽值CMOS(Multithreshold 要目的的设计技术，其电路设计结构如图1所示Ⅲ。现以图1(a)为例分析多阈值电路设计技 术的原理。为了提高电路的性能，电路用较低闽值的管子实现，称为低闽值模块；而为了抑 制低闽值模块的漏电流，在低阈值模块与地之间接入一个高阈值NMOS管IN。五面信号是 低闽值模块是否工作的控制信号，当再；西为1时，TN导通，低阂值模块处于工作状态，此时 该模块就跟地连接，TN的漏极相当于一个虚地，这不影响整个电路工作。由于虚地的电压略 !里里王兰叁皇塑量墨竺堂皇笙±垄旦生叁笙塞叁 大于0，相当于增加了低闽值模块中管子的闽值电压，从而降低了一定的漏电流。当面i石为0 时，TN管断开，低闽值模块处于不工作状态，此时该模块就跟地断开，虚地点相当于悬空。 而TN的阈值电压较高，其漏电流较小，所以低阂值模块的漏电流由TN抑制，降低了电路的 漏电流。 图1(b)所示的结构为通过高闽值PMOS管子来控制低闽值模块的工作状态，从而降低 电路的漏电流。通常情况下采用高闽值NMOS管来控制低阂值模块，因为在相同的参数条件 下，NMOS管的导通电阻比PMOS管的导通电阻要小的多，且对于相同的电流驱动，NMOS 管可以比PMoS管做得小，可以节省硅片面积q Vdd ％o sleep (a) (b) (a、 (b) 刚1 多闽值电路结构 图2多阐值C905电路的抑制结构 2．2多阀值CMOS电路的冗余抑制结构 多闽值CM