基于多阈值技术的组合逻辑电路设计研究.pdf

!里皇王兰垒皇堕兰墨竺兰叁星±垄旦兰叁堡壅篓 基于多阈值技术的组合逻辑电路设计 胡晓慧 张慧熙 李智 洗继忠 (浙江大学信息与电子工程学系 杭州 31 0028) 摘要： 在深Ⅱ微米CMOS电路。p，漏电流功耗已经成为小可忽视的部分。降低电路漏电流功耗的种有 效方法是采用多闽值CMOS技术，它是通过接入高闽值MOS符来抑制低阈倚模块电路的漏电流。根据多阈 值CMOS电路设计原理，本文设讨‘了多闺值组介逻辑电路，并将多闽值技术与冗余抑制技术结介起来．设训 了基于多闽值CMOS技术的低功耗优先编码器。模拟结粜表明所设计的多闽值优先编码器跟已有文献提…的 兀余抑制优先编码器相比，可甘省近19％的功耗，跟传统的优先编码器相比，口J节省近49％的功耗。 关键词：CMOS多闺值 低功耗 漏电流 )‘余抑制 一、前言 在当酊集成电路设计中，低功耗设计成为一个重要目标，已经引起了广泛的重视。在CMOS l一艺达到深亚微米以前，动态功耗‘直是CMOS集成电路的主要功耗”j，它丰要起囚r电路 1艺达到深、限微米以 对节点电容的充放电。而漏电流功耗很小，町以忽略。但是，当CMOS 后，器件的特征尺J越来越小，集成度越来越高，吲时电路的漏电流越来越大，它随着特征 尺J的减小呈指数形式上升，凼而漏电流功耗也迅速增大，而动态功耗摹本保持_，fi变。因此 漏电流功耗已经成为集成电路设计巾不可忽视的～部分，所以对降低漏电流功耗的研究具有 重要意义o“”。 漏电流IiJMOS管巾术身存在的pn结反向偏嚣漏电流和亚闽伍漏电流等部分组成，而亚 阀值漏电流是主要的。业闽值漏电流是指当VGsV。(V。为阈值电压)时，源极到漏极之间的 电流，表达式为【3]= ，；∞：，。P(％一V)“nⅢ (1) l：式1hIo=u 8，Co。为栅极氧化层电容，w为沟道宽度，L为沟道长度，V1 oC0x(W／L)VT“e 为热电压，v，为闽值电压，n为闽值幅度系数。 在深亚微米1：艺叶1，闽值电压不断降低，导致亚阈值电流增大，从而使得漏电流功耗迅 速增大。目前，在电路设汁技术上，降低Ⅱ闽值电流比较有效的方法足采用多闽值技术【2‘。多 闽值技术存保证电路性能的同时，能有效地减小电路的漏电流，从而降低电路的静态功耗。 在总结多阂值CMOS电路设计的方法基础上，提出将多闽值电路没计技术应用到组合逻 辑电路的设计中，设计了多阈值逻辑单元电路和具有冗余抑制功能的多闽值优先编码器电路。 二、正文 2．1 CMOS电路多闽值技术 CMOS--MT—CMOS)技术是一种新的降低电路功耗的设 多阈值CMOS(Multithreshold 计技术，其电路设计结构如图1所示Ⅲ。现以图l(a)为例分析多阈值电路设计技术的原理。 为了提高电路的性能，电路都用较低阈值的管子实现，称为低闽值模块。为了抑制低阈值模 块的漏电流，在低闽值模块与地之间增加一个高闽值NMOS管TN，i；i信号是低闽值模块 是否【作的控制信号。当面历为1时，TN导通，低蚓值模块处于T作状态，此时陔模块就跟 地连接，T。的漏极相当于一个虚地，这不影响整个电路工作。由于虚地的电乐略大于0，相 当于增加了低闽值模块。{-管子的阈值电压，从而降低了‘定的漏电流。当忑i为0时，Tw箭 断开，低阈值模块处于不_丁作状态，此时该模块就跟地断开，虚地点相当于悬宁，而TN的闽 值电压较高，其漏电流较小，所以低阈值模块的漏电流由TN抑制，这样就降低了整个电路的 漏电流。 图1(b)所示结构为通过高阈值PMOS符子米控制低阂值模块的T作状态，从而降低电 路的漏电流。通常采用高阀值NMOS管来控制低闽值模块，因为在相同的参数条件r，NMOS VⅡ一504 —— 尘型里±主窒皇堕皇墨竺堂垒兰i垄塑兰叁堡奎塞 管的导通电阻比PMOS管的导通电阻要小的多，且对f相同的电流驱动，NMOS管可