二位十进制频率计原理输入设计.ppt

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
二位十进制频率计原理输入设计

* * 实验3、二位十进制频率计原理输入设计 一。 实验目的 1. 掌握时序电路原理图输入设计方法; 2.进一步掌握时序电路波形仿真、硬件测试; 3.进一步熟悉VHDL设计技术。 二。实验原理与步骤 根据频率计的测频原理,可以完成如图3-8所示的频率计主体结构的电路设计。该电路中,74374是8位锁存器;74248是7段BCD译码器,它的7位输出可以直接与7段共阴数码管相接。上面的74248显示个位频率计数值,下面的显示十位频率计数值;conter8是电路图3-8构成的元件。此电路的工作波形如图3-9所示, 图3-8 两位十进制频率计顶层设计文件 由该波形可以清楚地了解电路的工作原理: F_IN是待测频率信号(设其频率周期为410ns);CNT_EN是对待测频率脉冲计数允许信号(设其频率周期为32us),CNT_EN高电平时允许计数,低电平时禁止计数。仿真波形显示,当CNT_EN为高电平时允许conter8对F_IN计数,低电平时conter8停止计数,由锁存信号LOCK发出的脉冲将conter8中的2个4位十进制数“39”锁存进74374中,并由74374分高低位通过总线H[6..0]和L[6..0]输给74248译码输出显示,这就是测得的频率值。“39”的7段译码值分别是“6F”和“4F”。此后由清0信号CLR对计数器conter8清0,以备下一周期计数之用。 图3-9 两位十进制频率计测频仿真波形 注意,由于有锁存器74374的存在,即使在conter8被清0后,数码管仍然能稳定显示上一测频周期测得的频率值。另外,图3-8中的进位信号COUT是留待频率计扩展用的。在实际测频中,由于CNT_EN是测频控制信号,如果其频率选定为0.5Hz,则其允许计数的脉宽为1秒,这样,数码管就能直接显示F_IN的频率值了。 三、实验设备 GW48EDA系统,计算机一台,打印机一台 四、实验要求与思考 1、用VHDL编写8位加法器源程序,并上机运行,完成波形仿真。 2、用74194、74273、D触发器进行8位串入并出寄存器原理图输入设计。 3、用74299、74373、D触发器和非门进行8位串入并出寄存器原理图输入设计。 4、写出验证性实验报告。 *

文档评论(0)

153****9595 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档