南邮课件-数字电路-PLD、PLA、PAL及GAL.ppt

第十章 可编程逻辑器件 图10.5.2 专用输出结构 ≥1 ≥1 图10.5.3 可编程输入/输出结构 ≥1 图10.5.4 寄存器输出结构 ≥1 图10.5.5 异或输出结构 =1 1 第六节 通用阵列逻辑 GAL 一、GAL16V8总体结构 8个输入缓冲器 ； 8个输出反相器； 8个输出反馈/输入缓冲器； 1个时钟输入缓冲器； 1个选通信号输入反相器； 20个引脚的器件； … … … … 1 1 1 1 EN 19 2 7 0 0 3 1 CLK OLMC （19） 1.8×8个与门，可实现64个乘积项(Product Term)。 2.每个与门有32个输入端（每个乘积项可包含16个变量）。 3.每个输出端最多只能包含8个乘积项，当表达式逻辑化简后，乘积项数多于8个时，则必须适当拆开，再分配给另一个OLMC。 4.最多有16个引脚作为输入端（指16个输入变量，CLK不属于输入变量），最多有8个引脚作为输出端。 二、输出逻辑宏单元（OLMC） 1. OLMC的结构： (1)8输入的或门 (2)异或门：控制输出信号的极性 高电平有效 低电平有效 (3)DFF (4)4个多路选择器 ①乘积项多路选择器(PTMUX — Product Term Multiplexer) ②三态多路选择器(TSMUX) ③输出多路选择器(OMUX) ④反馈多路选择器(FMUX) 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 I/O（n） Q 来自邻级输出(m) AC0 AC1(n) AC1(m) 12、19号OLMC中的FMUX：AC0为SYN，AC1(m)为SYN。 表10.6.1 FMUX的控制功能表 低电平“0”(地) 0 × 0 邻级(m)输出 1 × 0 本单元I./O端 × 1 1 本单元触发器Q端 × 0 1 反馈信号来源 AC1(m) AC1(n) AC0 * * *在LOMC(12)和OLMC(19)中SYN代替AC0，SYN代替AC1(m)。 图10.6.2 OLMC的结构框图 2.GAL16V8的结构控制字 GAL16V8的各种配置由结构控制字确定。 图10.6.3 GAL16V8结构控制字的组成 32位 乘积项禁止位 4位 XOR(n) 1位 SYN 8位 AC1(n) 1位 AC0 4位 XOR(n) 32位 乘积项禁止位 82位 12～15 16～19 12～19 (n) (n) (n) PT63～PT32 PT31～PT0 3.OLMC的配置 (1)当GAL16V8实现某一具体的逻辑功能时，SYN、AC0、AC1(n)只能取101、100或111或011、010三者之一。 (2)在101、100取值情况下 ①OLMC(12)、OLMC(19)有两种工作模式 AC1(n)=1，即 AC1(12)= AC1(19) = 1。 (a)专用输入模式 1 EN 1 CLK NC NC OE NC NC 来自邻级输出(m) 至另一个邻级 CLK OE AC1(n)=0，即 AC1(12)= AC1(19) = 0。 NC CLK NC OE 来自邻级 输出(m) 1 EN 1 CLK NC OE NC =1 1 Vcc XOR(n) Ⅰ ②其它6个OLMC(n =13～18)有4种工作模式 AC1(n)=1，AC1(m)=1 (a)专用输入模式 1 EN 1 CLK NC NC OE NC NC 来自邻级输出(m) 至另一个邻级 CLK OE AC1(n)=1，AC1(m)=0 1 EN 1 CLK NC NC CLK OE NC NC OE Ⅱ AC1(n)=0，AC1(m)=0 (b)专用组合输出模式 AC1(n)=0，AC1(m)=1 1 EN 1 CLK NC OE NC =1 1 Vcc XOR(n) NC CLK NC OE Ⅰ 1 EN 1 CLK NC OE NC =1 1 Vcc XOR(n) NC NC NC CLK OE SYN、AC0、AC1(n)在101、100取值情况下， 15、16脚只能作输出 。 (3)在111取值情况下 ①OLMC(12)、OLMC(19)工作模式 记忆口诀：各OLMC “时有联系”。 结论： 对FUMUX： 对其它3个MUX： AC0=0， AC1 (m) =1； AC0=1。 AC1(12)=AC1(19)=1 1 EN 1 CLK NC OE NC =1 1 XOR(n) NC CLK NC OE 来自邻级 输出（m） Ⅲ