双阱工艺.ppt

集成电路 双阱工艺 * P型衬底 二氧化硅 P型衬底 二氧化硅 N阱掩模板 制备n型阱 氧化p型单晶硅衬底材料。 其目的是在已经清洗洁净的p型硅表面上生长一层很薄的二氧化硅层，作为n阱和p阱离子注入的屏蔽层。 在衬底表面涂上光刻胶，采用第一块光刻掩膜版进行一次光刻。 其图形是所有需要制作n阱和相关n-型区域的图形，光刻的结果是使制作n阱和相关n-型区域图形上方的光刻胶易于被刻蚀，当这些易于被刻蚀的光刻胶被刻蚀之后，其下面的二氧化硅层就易于被刻蚀掉。刻蚀过程采用湿法刻蚀技术，刻蚀的结果是使需要做n阱以及相关n-型区域的硅衬底裸露出来。同时，当刻蚀完毕后，保留光刻胶，和其下面的二氧化硅层一起作为磷杂质离子注入的屏蔽层。 离子注入磷杂质。 这是一个掺杂过程，其目的是在p型的衬底上形成n型区域—n阱，作为PMOS区的衬底。离子注入的结果是在注入窗口处的硅表面形成一定的n型杂质分布，这些杂质将作为n阱再分布的杂质源。 n型杂质的退火与再分布。 将离子注入后的硅片去除表面所有的光刻胶并清洗干净，在氮气环境（有时也称为中性环境）下退火，恢复被离子注入所损伤的硅晶格。在退火完成后，将硅片送入高温扩散炉进行杂质再分布，再分布的目的是为了形成所需的n阱的结深，获得一定的n型杂质浓度分布，最终形成制备PMOS所需的n型阱。再分布过程中为了使磷杂质不向扩散炉中扩散，一般再分布开始阶段在较低温度的氧气气氛中扩散，其目的是在硅衬底表面形成二氧化硅的阻挡层，然后在较高温度、氮气环境中进行再分布扩散。 制备p型阱。 将进行完步骤（a）后的硅片进行第二次光刻。 其光刻掩膜版为第一次光刻掩膜版的反版，采用与步骤(a)相同的光刻与刻蚀工艺过程，其结果是使除n阱以及相关n-型区域之外的硅衬底裸露出来。 进行离子注入硼杂质。 采用与步骤（a）相同的退火与再分布工艺过程，最终形成制备NMOS有源区所需的p型阱。 为了防止注入的硼杂质在高温处理过程中被二氧化硅“吞噬”，在再分布的初始阶段仍采用氮气环境，当形成了一定的杂质分布后，改用氧气环境，在硅表面生成一层二氧化硅膜，再分布的最后阶段仍在氮气环境中扩散。 制备有源区。 所谓有源区是指将来要制作CMOS晶体管、电阻、接触电极等的区域。其制备过程如下： 氧化 由于氮化硅与硅的晶格不相匹配，如果直接将氮化硅沉积在硅表面，虽然从屏蔽场氧化效果是一样的，但由于晶格不匹配，将在硅表面引入晶格缺陷，所以，生长一层底氧将起到缓冲的作用。通过热氧化在硅表面生长一层均匀的氧化层，作为硅与氮化硅的缓冲层，而且这层底氧层去除后，硅表面仍保持了较好的界面状态。 沉积氮化硅 采用CVD技术在二氧化硅的上面沉积氮化硅。 第三次光刻。 用第三块光刻掩膜版进行光刻，光刻的目的是使除有源区部分上方的光刻胶之外，其他部分的光刻胶易于刻蚀。 刻蚀 当光刻胶被刻蚀之后，采用等离子体干法刻蚀技术将暴露在外面的氮化硅刻蚀掉。进而开形成有源区。 p型场注入。 有源区外与n型阱都不需要进行p型场注入。P型场注入的过程如下： 光刻。 在硅表面涂胶之后，采用步骤（a）所用的第一块光刻掩膜版进行光刻，其目的是使n型阱上方的光刻胶不易被刻蚀。 刻蚀。 采用湿法刻蚀除去其他部分的光刻胶。 进行p杂质注入。 其目的是提高n阱外非有源区表面的浓度，这样可以有效地防止由于铝引线的经过而带来的寄生MOS管。 制备耗尽型MOS管。 由于模拟集成电路中，有些设计需要采用耗尽型MOS管，这样在CMOS工艺工程中必须加一块光刻掩膜版，其目的是使非耗尽型MOS管部分的光刻胶不易被刻蚀，然后通过离子注入和退火、再分布工艺，改变耗尽型MOS管区有源区的表面浓度，使MOS管不需要栅电压就可以开启工作。 然后采用干氧-湿氧-干氧的方法进行场氧制备，其目的是使除有源区部分之外的硅表面生长一层较厚的二氧化硅层，防止寄生MOS管的形成。 再采用干法刻蚀技术除去所有的氮化硅，并将底氧化层也去除，在清洗以后进行栅氧化，生长一层高质量的氧化层。 最后进行阈值电压调整，所谓阈值电压调整就是在有源区的表面再进行一次离子注入，使阈值电压达到所需值。在栅氧化之后可分别采用步骤(a)和(b)所用的光刻掩膜版对PMOS管和NMOS管进行阈值电压调整，如果不进行阈值电压的调整就已经得到了满意的阈值电压，则调整工艺可去掉，视具体情况进行选择。 制备多晶栅。 沉积与掺杂 采用CVD技术在硅片表面沉积一层多晶硅薄膜，在沉积多晶硅薄膜的同时，在反应室中通入掺杂元素，通常采用多晶硅掺磷（n型掺杂）。 光刻 在多晶硅表面涂胶，通过光刻，使多晶硅栅上方的光刻胶不易被刻蚀，这样通过刻蚀其他部分的光刻胶。 刻蚀 采用干法刻蚀技术刻蚀掉暴露在外面的多晶硅，再除去所有的光刻胶，剩下的多晶硅就是最终的多晶硅栅。 制备NMOS管的源漏区