芯片间数据传输速率可达1Tbs的无线通信技术.docx

《电子设计应用》独家拥有《日经电子》中文翻译权芯片间数据传输速率可达1Tb /s的无线通信技术日本庆应义塾大学理工学院 教授 黑田忠广 本刊编译自《日经电子》以 1Tb/s 的数据传输速率实现 芯片间的通信技术已经问世( 见图 1) 。1Tb/s 的传输速率是在以往 ISSCC 上所发布的芯片间通信技术 中最快的传输速率，其平均传输速 率的功耗和电路面积也是最小的。 平均 1Tb/s 的功耗为 3W，芯片面积 仅有 1mm 2 (见表 1)。2005 年，IBM、索尼、东芝公司 曾在 ISSCC 上共同公布了新一代微 处理器 Cell，而美国 Rambus 公司所 开发的用于 Cell 的外部接口技术 FlexIO 也因其高速性成为热门话题。 日本庆应义塾大学此次公布的数据 传输速率为FlexIO的3.3倍，功耗却 降低了一半。平均传输速率的功耗和平均每 bit 的能耗也缩小到了 FlexIO的1/7，电路面积缩小到了1/4。日本庆应义塾大学的技术之所 以能实现高速传输、低功耗、小电 路面积，主要是因为它从根本上改 变了以往的芯片间通信技术。以往 在主板上，通常用铜线等将平行放 置的间隔为几毫米到几厘米的两个图1 突破1Tb/s的壁垒 本图主要对以往ISSCC上发布过的芯片间接口技术，和日本庆应义塾大学所开发的利用磁场耦合的芯片间无线接口技术进行比较。主 要分为 3 个方面：(a)数据传输速率，(b)平均数据传输速率的功耗，(c)平均数据传输速率的电路面积。串行接口用△，并行接口用□， 微型电极(Micro-bump)连接用○，利用磁场耦合的无线通信用☆表示。以往的串行接口和并行接口已经遇到了传输速率的壁垒。而利 用基于磁场耦合的无线通信技术，就可以突破传输速度的壁垒(a)。该技术的平均数据传输速率的功耗和能耗减少为以往的1/7，可延长 电池寿命(b)。电路面积与以往相比也大幅度缩小，有利于降低成本(c)。Electronic Design Application World-Nikkei Electronics China29芯片连接在一起。采用这种方式， 不仅芯片之间距离较大，而且主板 会对可布线的面积造成限制，数据 传输总线的宽度最多只有128bit 左 右。因此，想实现芯片间的高速数 据传输，必须使用驱动能力较大的 输入/输出电路，尽可能地提高平均 每个通道的传输速率，其结果必然 导致功耗及电路面积的增大。庆应义塾大学此次使用了将厚 度减薄至 10?m 的芯片重叠放置，然 后利用无线通信技术，在垂直方向 进行数据传输的方法。该方法主要 是通过在芯片上形成多个缠绕多层 布线的收发线圈，利用磁场耦合进 行无线通信。该技术不仅可以将芯 片间的通信距离缩短到 15?m，而且 可以利用无线技术，将芯片间的总 线宽度扩展到1024bit。该技术可以不必提高平均每个 通道的传输速率，就能提高传输的 并行性，因此可以大幅度提高芯片 间的数据传输速率。而在传输速率 和以往相同的情况下，则可以在降 低输出/输入电路功耗及缩小芯片面 积方面发挥优势。该无线通信技术 进行数据传输时的误码率小于 10-14， 可靠性可与有线技术相媲美。庆应义塾大学的研究所、东京 大学樱井贵康研究室、NEC 系统元 器件研究所及生产技术研究所正在 联合推进利用磁场耦合的芯片间无 线接口技术的研究，准备借此突破 以往芯片间高速连接的瓶颈。与该 项研究成果相关的内容自 2004 年 起，连续 3 年被 ISSCC 的未来技术专 题(Technology Directions)所采用。表1 试制芯片的主要规格以往的芯片间通信技术面临困境庆应义塾大学所设想的无线接 口技术主要是用于微处理器和存储 器之间数据传输的技术。一直以 来，微处理器和存储器之间的数据 传输是提高系统性能的瓶颈。连接 微处理器和存储器的高速芯片接口 技术，是实现高性能设备的关键。 但是目前，传统的芯片间通信技术 面临着巨大的困境。随着半导体技术的微细化，芯 片内的处理速率以 70% 的年增长率 呈现出高速增长的趋势。若想利用 芯片内处理性能的提高，使其能为 提高系统性能做出贡献，必须以 45% 的年增长率实现芯片间通信速 率的高速化。但是事实上，芯片间通信速率 的年增长率仅能达到 30%。虽然工 艺的发展可以使晶体管的集成度和 性能得以提高，但由于封装对引脚 数造成的限制，及通信路径对带宽 造成的限制，致使芯片间的数据通 信无法最大限度享受到由工艺发展 所带来的晶体管速度提高的效果。 芯片间的通信速率由引脚数和平均每引脚信号传输速率的乘积决定。 引脚数等于芯片的周长除以引脚的 排列间距，这个规则也适用于区域 键合(area bonding)，因为布线是从芯 片四周的下方引出来的。引脚数曾 经以年增