第4章 时序线路分析(触发器).ppt

  1. 1、本文档共50页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第4章 时序线路分析(触发器)

第 四 章 时序线路分析 主要内容 4.1 时序线路概述 4.2 触发器的外特性 4.3 时序线路分析方法 复习: 4.1 时序线路概述 4.2 触发器的外特性 一、概述 1、触发器 (1)触发器:是构成时序逻辑电路的基本单元。它是一种具有记忆功能,能储存1位二进制信息的逻辑电路。 (2)触发器的特点: ①具有两个稳定的状态,用来表示电路的两个逻辑状态; ②在输入信号作用下,可以被置成“0”态或“1”状态; ③当输入信号撤消后,所置成的状态能够保持不变。 (四)激励表 表示了触发器从现态Qn变化到次态Qn+1所需加入的输入值。即把输入表示为现态及次态的函数。 特征表达式: 三、分析步骤 各触发器的逻辑符号和特征函数表达式 本节小结: 0 1 RD SD Q Q R S CP 0 1 RD SD Q Q RD 0 1 SD Q Q CP T 0 1 RD SD Q Q CP D1D2 0 1 RD SD Q Q K1K2 CP J1J2 没有统一的时钟脉冲信号,各触发器状态的变化不是同时发生,而是有先有后。 按照触发器的动作特点 同步时序逻辑线路 异步时序逻辑线路 所有触发器的状态变化都是在同一时钟信号作用下同时发生的。 1 J C 1 1 K 1 J C 1 1 K 1 J C 1 1 K FF 1 FF 0 FF 2 Z CP Q 2 Q 1 Q 0 CP 1 J C 1 1 K 1 J C 1 1 K 1 J C 1 1 K FF 1 FF 0 FF 2 Z Q 2 Q 1 Q 0 输出状态仅与存储电路的状态Q有关,而与输入X无直接关系。或者没有单独的输出。 按照输出信号的特点 米里(Mealy)型 摩尔(Moore)型 输出状态不仅与存储电路的状态Q有关,而且与外部输入X也有关。 4.3 时序线路的分析方法 一、时序线路分类 输出函数表达式 列出控制函数和 给定时序线路 状态转移表 建立次态表达式 状态图 建立状态表及 画时序图 逻辑功能 说明时序线路的 是确定线路状态的变化规律 二、时序线路分析的关键 【例1】分析下图所示时序电路的逻辑功能。 第一步:分析电路组成 第二步:写出输出函数及控制函数的表达式 J1=K1=1 J2=K2=x⊕y1 四、同步时序线路分析举例 第三步:建立触发器次态表达式 第四步:根据次态表达式及输出表达式,建立状态转移表和状态图 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 0 0 0 0 1 0 x 现态S 次态Sn+1 Z y2 y1 y2n+1 y1n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 状态转移表 是用列表的方式来描述时序逻辑线路输出Z、次态Sn+1和外部输入X、现态Sn之间的逻辑关系。 设线路的状态为a=00,b=01,c=10,d=11 第一行:为x的两种可能取值 第一列:为现态S的四种可能取值 中间部分:表示在相应x和现态S下,在CP脉冲作用下建立的Sn+1和产生的Z. 其中 状态图 第五步:说明时序电路的逻辑功能 Mealy型 二进制模4可逆计数器。 CP x y2 y1 z 其中线路的状态为a=00,b=01,c=10,d=11 【例2】分析下图所示时序电路的逻辑功能。 1、写出输出函数及控制函数的表达式 2、建立次态表达式、状态转移表 1 J1 0 K1 1 J2 0 K2 x Z 1 y1 y2 cp 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 z y1n+1 y2n+1 y1 y2 x 0 1 1 1 0 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 1 0 0 状态转移表 数字逻辑----第4章 时序线路的分析 … an 组合逻辑线路 … a1 F1 Fm 组合逻辑线路: ①从逻辑上讲,组合线路在任一时刻的输出状态仅由该时刻的输入状态决定,而与过去的输入状态无关。 ② 从结构上讲,组合线路都是单纯由逻辑门组成,且输出不存在反馈路径。 --无记忆功能 一、电路的结构特点 外部输入(输入量) 外部输出(输出函数) 组合线路 x1(tk) x2(tk) xu(tk) z1(tk) z2(tk) zv(tk) 存储元件 y1(tk) yn(tk) wm(tk) w1(tk) 内部输入 内部输出 状态输出函

文档评论(0)

wyjy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档