第4章计算机组成与结构.ppt

内容提要 主存储器分类 主存储器的性能指标 主存储器的基本操作 随机存储器 非易失性半导体存储器 半导体存储器的组成与控制 4-1 主存储器处于全机中心地位 主存储器处于全机中心地位 当前计算机正在执行的程序和数据（除了暂存于CPU寄存器以外的所有原始数据、中间结果和最后结果）均存放在存储器中，CPU直接从存储器中取指令和存储数据。 采用直接存储器存取（DMA）技术和输入输出通道技术在存储器和输入输出系统间传输数据。 多处理机利用存储器存放共享数据，并实现处理机之间的通信，更加强了搓存储器作为全机中心的地位 4-1 （续1） 辅存、外存 用来存放主存的副本和当前不在运行的程序和数据 CPU 不能直接访问 指令的执行速度与主存储器技术的发展密切相关 4-2 主存储器分类 4-2 （续1） 4-3 主存储器的主要技术指标 4-3 (续1) 4-4 主存储器的读写操作 主存与CPU的连接 DB、AB、CB AR决定可寻址单位（字或字节） DR决定子长 read、write 决定读、写操作 读取信息 将地址送AR，经AB送往主存 应用控制线（read）发读信号 等待从主存发回的应答信号（ready）若ready信号为1，说明主存将信息读出，并放在数据总线上，送入DR，此时取数操作完成。 4-4 （续1读操作） 4-4 （续2写操作） 写信息 将地址送AR，经AB送往主存，并将信息送DR 发写命令（write） 等待从主存发回的应答信号（ready）若ready信号有效，说明主存从数据总线接收信息并按地址总线指定的地址存储，此时存数操作完成。 主存与CPU之间采用异步工作方式工作 4-4 （续2写操作） 4-5 读/写存储器 半导体随机访问存储器有静态随机访问存储器SRAM（Static Random Access Memory）和动态随机访问存储器DRAM（Dynamic Random Access Memory）两种 SRAM的存储单元由锁存器（双稳触发器）构成，它不需要刷新，读出之后不需要重写，工作速度比较高，但存储容量小，价格贵，功耗大。 DRAM依靠在MOS电容上存储电荷来保存数据，必须每间隔一段时间（如几毫秒）刷新一次，否则，存储器中保存的数据将丢失，而且，DRAM是破坏性读出存储器，读出之后必须重写，但DRAM的存储容量大，价格便宜，功耗小，速度也比较高。 4-5 (续1 随机存储器分类） 4-5 (续2 SRAM存储单元） 存储单元和存储器 静态MOS存储单元作为随机访问存储器的存储单元，必须具备如下3个条件： 有两种稳定状态，分别定义为1状态和0状态； 两种状态之间能够互相转换； 能够读出两种稳定的状态。 4-5 （续续3 SRAM存储单元） 一个六管静态MOS存储单元（如下图所示），由6个MOS管组成，其中，T1和T2构成一个触发器。当T1导通T2截止时，表示“1”状态；相反则表示“0”状态。T3和T4为负载管，每个MOS管相当于一个电阻；T5和T6用作选通门，控制读写操作。 4-5 （续4 SRAM保持状态） 保持状态：当字线为0时，T5和T6均截止，T1和T2中必有一个是导通的，另外一个MOS管则必然截止（当T1导通T2截止时，表示存储了数据“1，相反则表示存储了数据“0），导通的MOS管通过T3或T4连续提供电流。只要不停电，存储单元就能够永远保持原来的状态，因此称为静态存储器。 4-5 （续5 SRAM读出状态 ） 读出过程：当字线为“1”时，T5和T6均导通。存储单元中原来存储的信息经过位线输出。如果原来存储数据“1”（ T1导通T2截止），就有电流自位线1经T5流向T1，从而在位线1产生一个负脉冲。因为T2截至，因此位线2不产生负脉冲。若触发器处于“0”态（ T1截止T2导通），则与上述情况相反，在位线2产生负脉冲。这样就可以根据那条位线上有负脉冲来判断触发器的状态。 4-5 （续6 SRAM写入状态 ） 写入过程：在位线1、2分别送高低电位，迫使触发器状态发生改变。例如，当字线为“1”时，T5和T6均导通。如果要写入“1”，则令位线1为“0”，位线2为“1，这时，T1导通，T2截止；如果要写入0，则令位线1为0，位线0为1，这时，T2导通，T1截止。 4-5 （续7 16*1位SRAM结构） 16*1位SRAM的结构图见下页 16个存储单元排成4*4矩阵 读出和写入均经T7、T8和单元的位线1、2相连 地址码分成X和Y两组 X译码器输出和一条字选线相连，用来选择存储矩阵中的一个字，Y译码器输出控制每一列单元的T7、T8管 字线和列线交叉处的单元即为选中单元 当某单元被选中时，字选线把该单元的T5、T6打开，列选线使T7、T8导通。若写信号WE＝0，电路执行写操作，否则执行读操作