第三十三触发器原理.ppt

双稳态触发器 4.4.1 R－S 触发器 4.4.2 主从JK触发器 4.4.4 触发器逻辑功能的转换 作业：4.5.2，.3,.4 R S C F从 Q Q Q SD RD 1 C F主 J K C C 0 1 0 0 1 结论： C高电平时F主状态由J、K决定，F从状态不变。 C下降沿( )触发器翻转（ F从状态与F主状态一致）。 3. JK触发器的逻辑功能 Qn 1 0 0 1 1 1 0 0 Qn 0 0 0 1 0 1 0 1 Qn+1 Qn S R 0 1 C高电平时F主状态由J、K决定，F从状态不变。 C下降沿( )触发器翻转（ F从状态与F主状态一致）。 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK触发器状态表 0 1 0 1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 (保持功能) (置“0”功能) (置“1”功能) (计数功能) C下降沿触发翻转 SD 、 RD为直接置 1、置 0 端，不受时钟控制，低电平有效，触发器工作时SD 、 RD应接高电平。 逻辑符号 C Q J K SD RD Q 例：JK 触发器工作波形 C J K Q 下降沿触发翻转 D触发器状态表 D Qn+1 0 1 0 1 上升沿触 发翻转 逻辑符号 D C Q Q RD SD C上升沿前接收信号，上降沿时触发器翻转，（ 其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1 =Dn；上升沿后输入 D不再起作用，触发器状态保持。 即(不会空翻) 结论： 4.4.3 维持阻塞 D 触发器 例：D 触发器工作波形图 C D Q 上升沿触发翻转 1. 将JK触发器转换为 D 触发器 当J=D，K=D时，两触发器状态相同 D触发器状态表 D Qn+1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 D 1 C Q J K SD RD Q 仍为下降沿 触发翻转 * 电工电子技术第三十三讲 2007.6.11 主要内容：触发器的工作原理 1.R－S触发器 2.J－K触发器 3.D触发器 4.触发器功能转换 触发器部分的学习要求： 1. 掌握 R－S、J－K、D 触发器的逻辑功能及 不同结构触发器的动作特点。 2. 掌握寄存器、移位寄存器、二进制计数器、 十进制计数器的逻辑功能，会分析时序逻辑 电路。 3. 学会使用本章所介绍的各种集成电路。 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。 时序逻辑电路的特点： 下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能 保存下来，即具有记忆功能。 双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。 两互补输出端 1. 基本 R－S 触发器 两输入端 Q Q . G1 . G2 SD RD 正常情况下， 两输出端的状态 保持相反。通常 以Q端的逻辑电 平表示触发器的 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。 反馈线 触发器输出与输入的逻辑关系 1 0 0 1 设触发器原态为“1”态。 翻转为“0”态 (1) SD=1，RD = 0 1 0 1 0 Q Q . G1 . G2 SD RD 设原态为“0”态 1 0 0 1 1 1 0 触发器