SOPC课件第4章16位CISCCPU设计3章节.ppt

EDA技术与VHDL 第6章 16位CISC CPU设计 6.1 顶层系统设计 6.1 顶层系统设计 6.2 CPU基本部件设计 6.2 CPU基本部件设计 6.2 CPU基本部件设计 6.2 CPU基本部件设计 6.2 CPU基本部件设计 6.2 CPU基本部件设计 6.2 CPU基本部件设计 6.3 CPU的时序仿真与实现 6.3 CPU的时序仿真与实现 6.3 CPU的时序仿真与实现 6.3 CPU的时序仿真与实现 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 KX康芯科技 6.3.1 编辑仿真波形文件 1．建立仿真波形VWF文件 表6-10 图6-19仿真波形对应的程序 地址addr 机器码 指令 说明 0000 2001 LOADI R1，0010H 源地址送R1 0001 0010 0002 2002 LOADI R2，0030H 目标地址送R2 0003 0030 0004 2006 LOADI R6，002FH 结束地址送R6 0005 002F 0006 …… ? ? KX康芯科技 6.3.1 编辑仿真波形文件 1．建立仿真波形VWF文件 图6-20 CPU复位和第1条指令的仿真波形 KX康芯科技 6.3.1 编辑仿真波形文件 2．CPU的RTL电路结构图 图6-21 STEP时序控制器的RTL电路图 KX康芯科技 图6-22 三态寄存器的RTL电路图 表6-11 汇编语言指令格式 图6-33 在QUARTUS II环境下编辑ram_16.mif文件 图6-34用In-System Memory Content Editor读取的数据 图6-35 数据搬运完毕后的In-System Memory Content Editor窗 图6-36 嵌入式逻辑分析仪设置情况图窗 * * * KX康芯科技 6.1.1 16位CPU的组成结构 图6-1 16位CPU结构框图 KX康芯科技 原理图 KX康芯科技 2．指令操作码 表6-1 操作码功能表 KX康芯科技 1. CPU元件的VHDL描述 6.1.3 顶层结构的VHDL设计 【例6-1】 library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; package cpu_lib is type t_shift is (shftpass, shl, shr, rotl, rotr); -- subtype t_alu is unsigned(3 downto 0); -- constant alupass : unsigned(3 downto 0) := 0000; constant andOp : unsigned(3 downto 0) := 0001; constant orOp : unsigned(3 downto 0) := 0010; constant notOp : unsigned(3 downto 0) := 0011; constant xorOp : unsigned(3 downto 0) := 0100; constant plus : unsigned(3 downto 0) := 0101; Alu.vhd Shift.vhd KX康芯科技 1. CPU元件的VHDL描述 6.1.3 顶层结构的VHDL设计 constant alusub : unsigned(3 downto 0) := 0110; constant inc : unsigned(3 downto 0) := 0111; constant dec : unsigned(3 downto 0) := 1000; constant zero : unsigned(3 downto 0) := 1001; type t_comp is (eq, neq, gt, gte, lt, lte); -- subtype t_reg is std_logic_vector(2 downto 0); -- type state is --