EDA技术基础第2版教学课件作者郭勇EDA技术基础2.第10章节可编程逻辑器件设计.ppt

第10章 可编程逻辑器件设计 本章要点 10.1 可编程逻辑器件（PLD）概述 10.2 VHDL硬件描述语言简介 10.3 使用MAX+PLUSⅡ软件进行PLD设计 本章要点 ●????掌握PLD基本特点和VHDL硬件描述语言 ● 掌握MAX+PLUSⅡ软件的使用 ● 掌握PLD设计的方法 10.1 可编程逻辑器件（PLD）概述 可编程逻辑器件是一种半导体集成器件的半成品。在可编程逻辑器件的芯片中按一定方式（阵列形式或单元阵列形式）制作了大量的门、触发器等基本逻辑器件，如对这些基本器件适当地连接（此连接的过程称为编程或配置），就可以完成某个电路或系统的功能。 可编程逻辑器件大致可分为FPGA（现场可编程门阵列）、CPLD（复杂的可编程逻辑器件）、SPLD（简单的可编程逻辑器件）3类，它们的规模和结构有较大的区别，但使用方法是基本一致的，其中应用最广泛的当属现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。虽然CPLD与FPGA在很大程度上具有类似之处，但由于内部结构上的差异导致了它们在功能与性能上的差异。 10.2 VHDL硬件描述语言简介 在传统的硬件电路设计中，主要的设计文件是电路原理图，而采用硬件描述语言（HDL）设计系统硬件电路时主要使用HDL编写源程序。 所谓硬件描述语言，就是该语言可以描述硬件电路的功能、信号连接关系及定时关系。许多公司开发了自己专有的HDL，但一直没有一种标准的HDL，直到1987年底，IEEE确认美国国防部开发的VHDL为标准硬件描述语言（IEEE-1076）。此后，各EDA公司研制的硬件电路设计工具逐渐向VHDL靠拢，VHDL在电子设计领域得到广泛的接受，1993年，IEEE对VHDL进行了修订，公布了新版本的VHDL（即IEEE-1076-1993）。现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，在电子工程领域，设计人员都极其重视对其的学习研究，VHDL已成为事实上的通用硬件描述语言。 10.2.1 VHDL基本结构 一个完整的VHDL程序通常包含实体（Entity），构造体（Architecture），配置（Configuration），程序包（Package）和库（Library）5个部分。前4种是可分别编译的源设计单元。实体和构造体这两个基本结构是必需的，它们可以构成最简单的VHDL程序，实体用于描述所设计的系统的外部接口信号；构造体用于描述系统内部的结构和行为；程序包集合存放各设计模块都能共享的数据类型、常数和子程序等；配置用于从库中选取所需单元来组成系统设计的不同版本；库存放已经编译的实体、构造体、包集合和配置。 1.实体 任何一个基本设计单元的实体说明都具有如下的结构： Entity 实体名 Is [类属参数说明]； Port（端口名{，端口名}；端口方向 数据类型； ┇ 端口名{，端口名}；端口方向 数据类型）； 2.构造体 构造体是一个基本设计单元的实体，它具体地指明了该基本设计单元的行为、元件及内部的连接关系，即它定义了设计单元具体的功能，确定设计实体输出与输入之间的逻辑关系。 一个设计实体可有一个或多个结构体，每个构造体对应着一种设计方案的描述。但对于多个结构体的实体，必须用Configuration配置语句，选择用于综合的结构体和用于仿真的结构体，综合后的可映射予硬件电路的设计实体，只对应所选择的这个结构体。 由于构造体是对实体功能的具体描述，因此它一定要跟在实体的后面。 10.3 使用MAX+PLUSⅡ软件进行PLD设计 10.3.3 采用VHDL输入方式设计PLD实例 7.电路分析参数设置 ⑴时间分析。执行菜单Utilities→Analyze Timing，在弹出窗口中执行菜单Analysis→Delay Matrix，可以产生时间分析结果。 ⑵进入波形编辑窗口。执行菜单MAX+plusⅡ→Waveform editor，打开仿真界面，进入波形编辑，如图10-10所示。 图10-9 创建函数 ⑶设置输入输出脚。执行Node→Enter Node from SNF，屏幕弹出图10-11所示对话框，点击【List】，选中Available Nodes中的输入与输出，按【=】按钮将sel(I)、input0(I)、input1(I)、Y(O)移至右边，单击【OK】按钮进行波形编辑。 图10-10 打开仿真界面 ⑷设定时钟周期。执行菜单Option→Grid Size，屏幕出现对话框，设定Grid size