EDA技术实用教程第4版VERILOG课件第4章EDA工具应用初步.ppt

第4章 EDA工具应用初步 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.1 硬件逻辑电路的一般设计和测试流程 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.2 引脚锁定与硬件测试 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.4 编辑SignalTap II的触发信号 4.4 编辑SignalTap II的触发信号 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.5 原理图编辑输入设计流程 4.6 keep属性应用 4.6 keep属性应用 4.6 keep属性应用 4.7 SignalProbe使用方法 4.7 SignalProbe使用方法 4.8 Settings设置 4.9 Fitter Settings项设置 4.10 HDL版本设置及Analysis Synthesis功能 4.11 功能块Chip Planner应用 4.11 功能块Chip Planner应用 4.11 功能块Chip Planner应用 4.11 功能块Chip Planner应用 4.11 功能块Chip Planner应用 4.12 Synplify的应用及接口方法 4.12 Synplify的应用及接口方法 4.12 Synplify的应用及接口方法 4.12 Synplify的应用及接口方法 4.12 Synplify的应用及接口方法 4.12 Synplify的应用及接口方法 4.12 Synplify的应用及接口方法 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 4.11.1 Chip Planner应用流程说明 4.11.1 Chip Planner应用流程说明 4.11.2 Chip Planner说明 4.11.2 Chip Planner说明 4.11.3 利用Change Manager检测底层逻辑 （1）更改编号。 （2）节点名称（Node Name）。 （3）更改类型（Change Type）。 （4）旧值（Old Value）。 （5）目标值（Target Value）。 （6）当前值（Current Value）。 （7）用户添加的有关ECO更改的备注。 （8）状态（Status） 1、待定： 2、已应用： 3、无效： 4、未应用： 4.12.1 Synplify使用流程 1．启动Synplify 4.12.1 Synplify使用流程 2．创建工程 4.12.1 Synplify使用流程 3．加入源文件