EDA技术实用教程第4版VHDL课件第7章VHDL有限状态机设计.ppt

EDA技术实用教程 第7章 VHDL有限状态机设计 7.1 VHDL状态机的一般形式 7.1 VHDL状态机的一般形式 7.1 VHDL状态机的一般形式 7.1 VHDL状态机的一般形式 7.1 VHDL状态机的一般形式 7.1 VHDL状态机的一般形式 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.6 安全状态机设计 7.6 安全状态机设计 7.6 安全状态机设计 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 习 题 习 题 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 7-5 比较器加DAC器件实现ADC转换功能电路设计 （1）实验原理： （2）实验内容1： （3）实验内容2： 7-6 通用异步收发器UART设计 (1) 实验目的： (2) 实验内容1： (3) 实验内容2： (4) 实验内容3： 另一UART演示示例：/KX_7C5EE+/DEMOs/EXPL14_RS232_PIANO。 7-7 点阵型与字符型液晶显示器驱动控制电路设计 （1）实验目的： （2）实验原理： （3）实验任务1： （4）实验任务2： 以上2类基于5E+系统的LCD的演示示例是： /KX_7C5EE/DEMOs//EXPL18_PS2_64X128LCD/；或/EXPERIMENTs/EXP20_8051_LCD128X64/； 或/EXPERIMENTs/EXP17_KX8051_GPS_FTEST/。 7-8 串行ADC/DAC采样或信号输出控制电路设计 通过网络查阅一些常用串行ADC器件，包括它们的工作性能、使用方法、时序特点。设计出对应的电路，然后用状态机对其控制，最后比较用状态机和CPU的优缺点。 串行ADC/DAC资料查阅文件夹：“PDF实验设计文件”。 基于5E+的示例：/KX_7C5EE+/EXPERIMENTs/EXP40_SADC_SDAC/。 TLV5637和TLV5618A都是双通道DAC，比较适合于实现之前的提出的几个需要双通道DAC输出的实验，如基于DDS的移相信号发生器，里萨如图信号发生器，存储示波器等。 7.5.1 直接输出型编码 7.5.1 直接输出型编码 7.5.1 直接输出型编码 接下页 7.5.1 直接输出型编码 接上页 7.5.1 直接输出型编码 7.5.2 顺序编码 7.5.3 一位热码状态编码 7.5.4 状态编码设置 1. 用户自定义方式 2. 直接设置方法 7.5.4 状态编码设置 2. 直接设置方法 7.5.4 状态编码设置 3. 用属性定义语句设置 7.5.4 状态编码设置 3. 用属性定义语句设置 7.6.1 程序直接导引法 7.6.2 状态编