EDA技术应用教学课件作者龚江涛电子教案项目三数码管显示译码器课件.pptVIP

一、项目描述 抢答器LED数码管是目前常用的一种数显器件。使用是让某些笔段上的发光二极管发亮，即可组成0-9、A、b、C、d、E、F一系列数字或符号。 LED数码管分共阳极与共阴极两种。数码管的应用十分广泛，凡是需要指示或读数的场合（如秒表、数字时钟、频率计等等）均可采用数码管显示。 本项目是设计一个7段数码管显示译码器，使数码管可显示0-9、A、b、C、d、E、F，并通过4位拨码开关（SWD1～SWD4）输入、输出到数码管验证其功能。 一、项目描述 二、项目资讯 VHDL概述概述 VHDL的程序基本结构 标识符、数据对象、数据类型、属性及运算符 并行（并发）语句 （Concurrent Statements） （参见专题课件相应内容） 三、项目分析 三、项目分析 三、项目分析 三、项目分析 四、项目实施 微机一台（Windows XP系统、安装好Quartus Ⅱ5.0等相关软件） EDA学习开发板一块 USB电源线一条 ISP下载线一条。 四、项目实施——1. QuartusⅡ VHDL设计输入法 四、项目实施——1. QuartusⅡ VHDL设计输入法 四、项目实施——1. QuartusⅡ VHDL设计输入法 四、项目实施——1. QuartusⅡ VHDL设计输入法 四、项目实施——1. QuartusⅡ VHDL设计输入法 四、项目实施——1. QuartusⅡ VHDL设计输入法 四、项目实施——1. QuartusⅡ VHDL设计输入法 四、项目实施——1. QuartusⅡ VHDL设计输入法 四、项目实施——1. QuartusⅡ VHDL设计输入法 四、项目实施——1. QuartusⅡ VHDL设计输入法 四、项目实施 电路调试： 拨动拨码开关SWD1～SWD4，观察数码管显示是否符合设计要求。 故障分析及排除： 1．无论怎样拨动拨码开关，数码管始终不亮。出现这种情况，很可能是管脚没有分配好，或者分配了管脚，但是没有重新编译。 2．拨动拨码开关，但是数码管显示的数字或字符不对。出现这种情况，首先应检查VHDL程序设计是否有误，是否把数码管的段码写错了。然后检查段码的顺序与数码管的引脚顺序是否一致。 五、项目评价与总结提高 五、项目评价与总结提高 数码管显示译码器属于组合逻辑电路，在进行VHDL设计时，可以采用when-else语句或with-select语句描述其真值表来进行设计。 QuartusII VHDL设计的主要步骤包括：新建工程、建立编辑VHDL设计文件、编译、仿真及器件编程等。 尚辅网 / 《EDA技术应用》项目课件 项目六 数码管显示译码器的VHDL设计 1. 项目任务 2. 项目目标 学生的沟通能力及团队协作精神 良好的职业道德 质量、成本、安全、环保意识 设计的规范性 职业素养 三 掌握Quartus II软件的VHDL设计方法 掌握VHDL语言的规范化编程 能利用VHDL并行语句设计组合逻辑电路 学习开发板的调试 技能 二 了解硬件描述语言的发展概况 了解VHDL的程序特点及基本结构 掌握VHDL的数据对象、数据类型、属性及运算符 掌握VHDL并行语句的使用 知识 一 目 标 类别 序号 四项内容 1.系统功能分析 7段数码管译码器是典型的组合逻辑电路 思路分析：对于采用VHDL语言设计简单组合逻辑，通常先列出真值表，再用VHDL语言的条件或选择语句将输入输入一一列举出来。 2.硬件电路设计 数码管显示译码器完全由CPLD内部电路实现 4位输入可连接到4位拨码开关、7位输出连接到数码管的码段上 。 3.软件设计思路 根据七段数码管译码器功能，列出真值表，可采用VHDL语言中并行条件赋值或者选择赋值语句来实现。 abcdefgh A B C D 1111 1110 1101 1100 1011 1010 1001 1000 输入端10011110100111000011111011111110 输出端 F E D C B A 9 8 数码管 显示值 70111 60110 50101 40100 30011 20010 10001 00000 abcdefgh ABCD 数码管 显示值 输出端 输入端 VHDL源程序 --****************************************************** --seg7.vhd l