基于单片机课程设计简易计算器设计毕业设计.doc

1 设计任务 1 1.2设计任务与要求 1 2 系统设计 1 2.1 总体方案设计 1 2.2 芯片选型与具体电路设计 2 2.2.1 单片机的选型 2 2.2.2 振荡电路的设计 4 2.2.3复位电路的设计 4 2.2.4 矩阵键盘电路与运算法则指示电路的设计 4 2.2.5 LED显示电路的设计 5 2.3 系统总体电路 6 2.4 系统所用元器件 7 3. 软件系统设计 7 3.1 软件系统总体设计方案 7 3.2 软件系统流程图 8 3.2.1 主程序流程图 8 3.2.2 按键扫描子程序设计 （小四宋体加粗） 8 4 系统调试 9 4.1系统初始状态的调试 9 4.2键盘输入功能的调试 10 4.3系统运算功能的调试 12 5. 总结 13 5.1 本系统存在的问题及改进措施 13 5.2 心得体会 13 参考文献 13 附录1：简易计算器设计的源程序清单 14 1 设计任务 1.1 设计目的和意义 本系统采用AT89C51设计计算器控制器，实现了能根据实际输入值显示，简单运算的功能。 1.2设计任务与要求 2 系统设计 2.1 总体方案设计 根据系统的要求，确定系统的总体方案如图1所示。 图1 系统总体设计方案2.2 芯片选型与具体电路设计 2.2.1 单片机的选型 系统采用AT89C51单片机，该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，是一种高效微控制器 主要特性： 与MCS-51 兼容 4K字节可编程FLASH存储器 全静态工作：0Hz-24MHz 128×8位内部RAM 32可编程I/O线 两个16位定时器/计数器 5个中断源 片内振荡器和时钟电路 管脚说明： VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。 /EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输