第四章_清华1.ppt

《数字电子技术基本教程》教学课件清华大学 王红 陈莉平 阎石 联系地址：清华大学 自动化系 邮政编码：100084 电子信箱：wang_hong@tsinghua.edu.cn 联系电话：(010第四章 组合逻辑电路 4.1 组合逻辑电路的特点和分析方法 4.1.1 组合逻辑电路的特点和逻辑功能的描述 一、组合逻辑电路的特点 从功能上 从电路结构上 二、逻辑功能的描述 Y1、Y2、Y3的状态只取决于A、B、C当前的状态 例： 4.1.2 组合逻辑电路的分析方法 把逻辑图转换成逻辑函数式或者真值表的方式， 以便于更加直观地展现电路所执行的逻辑功能。 4.2 常用的组合逻辑电路 译码：将输入的代码“翻译”成另外一种代码输出。 常用的有：二进制译码器，二－十进制译码器和七段显示译码器等几类。 1. 二进制译码器 例：2线－4线译码器 双2线－ 4线译码器74HC139 74HC139的真值表： 利用附加的选通控制端进行扩展 例：用74HC139（2线－4线译码器） 3线－8线译码器 2. 二－十进制译码器 将输入的10个BCD代码分别译成10个输出端上的高（或低）电平信号。 BCD码以外的伪码，输出均无低电平信号产生 例：74HC42 3. 七段显示译码器 七段显示译码器的功能时将BCD码译成七段字符显示器驱动 电路所需的7位输入代码。 七段显示译码器的真值表 七段显示译码器74LS49的逻辑图 4.2.2 编码器 编码：将一组编码输入的每一个信号编成一个与之对应的输出代码。 普通编码器 正常工作时只允许输入一个编码信号，不允许同时输入两个以上的编码输入信号，否则输出将出现错误状态。 优先编码器 同时有两个以上的编码输入信号时，只对其中优先权最高的一个进行编码。 1. 普通编码器 例：8线－3线 普通编码器 利用无关项化简，得： 2. 优先编码器 例：8线－3线优先编码器 （设I7优先权最高…I0优先权最低） 实例：74LS148 控制端扩展功能举例： 例： 用两片8线-3线优先编码器 16线-4线优先编码器 其中， 的优先权最高· · · 例：“双四选一”，74HC153 分析其中的一个“四选一” 利用选通控制端扩展例：用两个“四选一”接成“八选一” “四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个 4.2.4 加法器 1. 一位加法器 全加器：将两个1位二进制数及来自低位的进位相加 2. 多位加法器 (1) 串行进位加法器 优点：简单 缺点：慢 (2) 超前进位加法器 基本原理：加到第i位的进位输入信号是两个加数第i位以前 各位（0 ~ j-1）的函数，可在相加前由A,B两数确定。 优点：快，每1位的和及最后的进位基本同时产生。 缺点：电路复杂。 4.2.5 数值比较器 用来比较两个数的数值大小，给出“大于”、“小于”或者“相等”的输出信号。 1. 一位数值比较器 A、B比较有三种可能结果 2. 多位数值比较器 原理：从高位比起，只有高位相等，才比较下一位。 例如： 74LS85 例：比较两个8位二进制数的大小 4.3 组合逻辑电路的设计方法 4.3.1 简单电路的设计 1. 逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 2. 从真值表写出逻辑函数式 3. 选定器件的类型 4. 根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 5. 从逻辑式画出逻辑图 设计举例： 设计一个三人表决逻辑电路，规定必须有两人以上同意，方案方可通过。 1. 抽象 三人态度为A、B、C，且1状态代表同意，0状态代表不同意。表决结果以Z表示，且1为提案通过，0为未通过。 2. 写出逻辑表达式 采用中规模集成的常用组合逻辑电路设计 4.3.2 复杂电路的设计 采用层次化的设计方法 将整个逻辑电路划分成若干个比较大的顶级模块。 再将其逐级划分成更小的模块，直到划分为能够实现的、规模较小的底层模块电路为止。 实现方式 自顶向下 自底向上 4.4 组合逻辑电路中的竞争－冒险现象 一、什么是“竞争” 两个输入信号“同时向相反的逻辑电平变化”，称存在“竞争” 二、只要存在输入信号的竞争，就有产生输出尖峰脉冲噪声的 危险，这种现象称为“竞