课次07_3.ppt

3.3 8086CPU的两种组态 最小组态（模式） MN/MX接+5V 构成小规模的应用系统,只有8086一个微处理器, 所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。 最大组态（模式） MN/MX接地。 用于大型（中型）8086/8088系统中,系统总是包含有两个或多个微处理器，其中一个主处理器就是8086或8088，其它的处理器称协处理器，协助主处理器工作。 需要总线控制器来变换和组合控制信号。 8086在最小模式下的典型配置： 1、MN/MX接+5V； 2、一片8284,作为时钟发生器; 3、三片8282或74LS373,作地址锁存器; 4、二片8286/8287,作总线驱动器; 三态缓冲锁存器（三态锁存器） 双向三态缓冲器 控制端连接在一起，低电平有效 可以双向导通 输出与输入同相 (2）、8086CPU的最大模式 MN/MX（33引脚）引线接地时，处于最大模式。 QS1、QS2（25、24引脚）：队列状态信号。 0 0 无 操作 0 1 取走指令队列第一个字节 1 0 队列空 1 1 取走指令队列后续字节代码 S2、 S1、 S0 ：输出（28、27、26引脚） 0 0 0 中断响应 0 0 1 读I/O口 0 1 0 写I/O口 0 1 1 暂存 1 0 0 取指令 1 0 1 读存储器 1 1 0 写存储器 1 1 1 无源状态 RQ/GT1、 RQ /GT0（30、 31引脚） 双向,请求/允许信号 可供CPU以外的两个处理器发总线请求/允许信号。 RQ/GT0优先级比RQ/GT1更高。 LOCK （29引脚） 输出，三态 总线锁定信号，由指令的前缀产生。 最大模式为多处理器系统，共用一条外部总线，需要增加总线控制器，来完成多处理器的分时控制。 课堂提问： 8086/8088 CPU 有40条引脚，请按功能对它们进行分类？ 8086/8088 有两种工作方式，它们是通过什么方法来实现？在最大方式下其控制信号怎样产生？ 3.4 8086CPU的时序 主要操作 ①系统复位与启动 ②暂停 ③总线操作 ④中断操作 3.4 8086CPU的时序 1 . 时序基本概念 指令周期：执行一条指令的时间。 总线周期：CPU从存储器或I/O端口读写一个字节（字）的时间。 时钟周期：CPU的基本时间单位。 T状态：一个基本时钟周期又称T状态。 基本总线周期：4个T状态 T1状态：A19—A0上是地址信息，出现ALE信号后，将地址锁存到地址锁存器（8282）。 T2状态：地址信息消失，A19-A16从地址信息变为状态信息S6-S3。 2. 8086CPU的典型时序 总线操作是指CPU通过总线对外的各种操作 8088的总线操作主要有： 存储器读、存储器写 I/O读操作、I/O写操作 中断响应操作 总线请求及响应操作 CPU正在进行内部操作、并不进行实际对外操作的空闲状态Ti 复位 2、存储器写周期时序 例：MOV [1000H], AL ;M/IO=1 T1状态：A19—A0上是地址信息，出现ALE信号后，将地址锁存到地址锁存器（8282）。 T2状态：地址信息消失，A19-A16从地址信息变为状态信息S6-S3。 T3状态：AD0~AD15上出现数据。 WR信号有效（WR=0）。 TW状态：若存储器式外设的工作速度较慢，不能满足基本时序要求，使用一个产生READY的电路，以使在T3状态之后，插入一个等待周期TW。 T4状态，CPU认为数据已写入存储器，结束一个总线周期。 3、I/O接口读写周期时序 I/O接口读写周期时序与存储器读写周期类似。 仅M/IO不同 例1：IN AL,40H ;M/IO=0,RD=0,