计算机组成原理课件第４章存储器.ppt

第４章 存 储 器 4.1 概 述 4.2 主存储器 例4.1 P94 设cpu共有16根地址总线，8根数据线，并用MREQ(字母上是横杠)（低电平有效），作访存控制信号 ，R/W(W上是横杠)作读/写命令信号（高电平为读，低电平为写）现有这些存储芯片：ROM(2Kx8位，4Kx8位，8Kx8位)，RAM(1Kx4位，4Kx8位，8Kx8位)，及74138译码器和其他门电路（门电路） 从上述规格中选用合适的芯片，画出cpu和存储芯片的连接图。要求如下； 1.最小6000H-67FFH地址为系统程序区， 6800H—6BFFH地址范围为用户程序区 2.指出选用的芯片类型及数量 3.详细画出片选逻辑 4.3 高速缓冲存储器 4.4 辅助存储器 硬磁盘信息分布 例4.1 解: (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8位 1K×8位 RAM 2片1K×4位 ROM 1片 2K×8位 4.2 (3) 分配地址线 A10~ A0 接 2K × 8位 ROM 的地址线 A9 ~ A0 接 1K × 4位 RAM 的地址线 (4) 确定片选信号 C B A 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15 A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K × 8位 1片 ROM 1K × 4位 2片RAM 4.2 2K ×8位 ROM 1K ×4位 RAM 1K ×4位 RAM … … … PD/Progr Y5 Y4 G1 C B A G2B G2A … … MREQ A14 A15 A13 A12 A11 A10 A9 A0 … D7 D4 D3 D0 WR … … … … 例 4.1 CPU 与存储器的连接图 4.2 … … … 七、提高访存速度的措施 采用高速器件 调整主存结构 1. 单体多字系统 W位 W位 W位 W位 W位 地址寄存器 主存控制器 . . . . . . 单字长寄存器 数据寄存器 存储体 采用层次结构 Cache –主存 增加存储器的带宽 4.2 2. 多体并行系统 (1) 高位交叉 M0 … … M1 … … M2 M3 … … … … 4.2 体内地址 体号 体号 地址 00 0000 00 0001 00 1111 01 0000 01 0001 01 1111 10 0000 10 0001 10 1111 11 0000 11 0001 11 1111 顺序编址 各个体并行工作 4.2 M0 地址 0 1 … … n－1 M1 n n+1 … … 2n－1 M2 2n 2n+1 3n－1 M3 3n 3n+1 4n－1 … … … … 地址译码 体内地址 体号 体号 (1) 高位交叉 M0 … … M1 … … M2 M3 … … … … 4.2 　体号 体内地址 地址 0000 00 0000 01 0000 10 0000 11 0001 00 0001 01 0001 10 0001 11 1111 00 1111 01 1111 10 1111 11 (2) 低位交叉 各个体轮流编址 4.2 M0 地址 0 4 … … 4n－4 M1 1 5 … … 4n－3 M2 2 6 4n－2 M3 3 7 4n－1 … … … … 地址译码 体号 体内地址 体号 (2) 低位交叉 各个体轮流编址 低位交叉的特点 在不改变存取周期的