采用-EDA实验五-用状态图输入法实现序列检测器.docVIP

EDA实验?五 用状态图输?入法实现序?列检测器 一、实验目的： 了解序列检?测器的基本?原理，Mealy?型和Moo?re型状态?机的基本原?理， 掌握状态图?输入法实现?序列检测器?的方法，并进行分析?和仿真验证?。 二、实验内容： 本实验内容?是：用状态图输?入法设计一?个序列检测?器，若检测器收?到一组码流?11100?10则输出?为1，否则输出为?0。 三、实验方法： 实验方法： 采用基于F?PGA进行?数字逻辑电?路设计的方?法。 采用的软件?工具是Qu?artus?II软件仿?真平台，采用的硬件?平台是Al?tera EPF10?K20TI?144_4?的FPGA?试验箱。 实验步骤： 1、绘制状态图?。打开Qua?rtusI?I软件平台?，建立工程文?件夹，工程文件夹?名称为ex?p_det?ect3。然后点击F?ile中的?New建立?一个状态图?文件（用Stat?e Machi?ne File命?令），然后设置并?生成状态图?。 2、按照实验箱?上FPGA?的芯片名更?改编程芯片?的设置。操作是点击?Assig?n/Devic?e,选取芯片的?类型。 3、编译与调试?。确定状态图?文件为当前?工程文件，点击Com?plier?进行文件编?译。编译结果有?错误或警告?，则将要调试?修改直至文?件编译成功?。 4、波形仿真及?验证。在编译成功?后，点击Wav?eform?开始设计波?形。点击“inser?t the node”,按照程序所?述引脚,任意设置各?输入节点的?输入波形…点击保存按?钮保存。 5、FPGA芯?片编程及验?证，应记录实验?结果进行分?析。 四、实验过程： 用状态图输?入法实现序?列检测器： 1、建立工程文?件，工程文件夹?的名称为e?xp_de?tect3?，工程名和顶?层实体名称?为exp_?detec?t3。 工程建立过?程中平台设?置设置如下?图所示： 2、工程建好后?，即进行状态?图的输入。 具体过程如?下： 选择菜单F?ile-New-State? Machi?ne File命?令，打开Sta?te Machi?ne Edito?r窗口，如下图所示?： 然后选择T?ools-State? Machi?ne Wizar?d 命令，弹出如下所?示状态机创?建向导对话?框。在该对话框?中选择Cr?eate a new state? machi?ne desig?n 单选按钮，点击OK按?钮进入下一?个页面，如下所示： 然后在下一?个对话框中?选择复位R?eset信?号为异步A?synch?ronou?s，高电平有效?，输出端无寄?存器。单击Nex?t按钮进入?下一个页面?。 在状态转换?对话框中设?置状态转换?。State?s栏中输入?状态名称s?0~s6。Input? ports?栏中输入时?钟信号cl?ock、复位信号r?eset以?及串行数据?输入信号d?in。State? trans?ition?s 栏中依据书?中状态图指?定的状态转?换，设置完成后?点击Nex?t按钮，进入下一页?面： s0-----s1 din s0-----s0 ~din s1-----s2 ~din s1-----s0 ~din s2-----s3 din s2-----s0 ~din s3-----s4 ~din s3-----s3 din s4-----s5 ~din s4-----s1 din s5-----s0 ~din s5-----s6 din s6-----s0 ~din s6-----s2 din 在outp?ut ports?栏Outp?ut Port Name 列中输入z?，Outpu?t State? 状态设为C?urren?t clock? cycle? 。Actio?n condi?tion 栏设为s6?状态且Ad?ditio?nal Condi?tions?为“~din”成立时信号?，z输出为1? 。设置完成后?单击nex?t按钮进入?下一个页面?： 在下图对话?框中显示状?态机的设置?情况。单击Fin?ish按钮?，关闭状态机?向导，生成所需的?状态机。布局适当调?整，得到所需的?状态图，状态图如下?图所示： 生成并调整?后的状态图?： 3、保存该设计?文件为ex?p_det?ect3.smf，并添加到工?程文件夹。 4、选择菜单T?ools-Gennr?ate HDL File 命令，打开Gen?nrate? HDL File对?话框，如下图所示?，从中选择V?HDL单选?项，单击OK按?钮，分析成功后?则自动生成?exp_d?etect?3.vhd。 生成的VH?DL代码如?下： LIBRA?