常用组合逻辑电路设计(比较电路).docVIP

实验报告2 常用组合逻辑电路设计（比较电路） 一、VHDL文件 1、实验方案 原理说明： VHDL是一种全方位、多层次的硬件描述语言。VHDL既满足硬件设计、验证、综合和测试各个过程，又能从系统级到门级精确描述数字系统的结构和行为。系统的VHDL设计通常采用层次化的设计方法，自上向下划分系统功能并逐层细化逻辑描述。层次关系中的每一个模块可以是VHDL描述的实体。上层VHDL代码中实例化出各个下层子模块。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分，及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。 实验截图： 比较电路用来比较两个无符号二进制数a,b的大小，用f1,f2,f3输出结果。 2、波形图 A1,a2和B1,b2是输入数a,b的两个数位（以下标1、2区分），f1,f2,f3是如vhdl所示算式的结果（f1,f2,f3分别表示大于，小于，等于）。 以分组二进制显示信号以及结果。 当a1,a2，b1,b2分别输入不同的值时，算式f1,f2,f3的结果将以“0”、“1”的波形表现出来,若为“1”则为对应项的逻辑关系。 3、管脚分配及验证结论 在用电平脉冲信号控制a1,a2的值时，输出端f1,f2,f3分别用灯亮、灯灭表示“1”，“0”。 f1、f2、f3输出表示两数、、=三种关系比较结果。 二、利用LPM元件实现 参数化模块库（LPM）提供了一系列可以参数化定制的逻辑功能模块。采用LPM设计方法的主要优势在于设计文件与器件结构无关、高效布线和通用性三方面。Altera的lpm_components程序包提供了包括逻辑门、算术组件、存储组件等参数化器件。 1、实验方案 利用LPM元件定制实现两个二位数大小比较电路，包括、、=、=、=、（不等于）。 2、实验流程截图 仿真波形： 对上述电路进行波形仿真，得到上图所示的仿真结果。从仿真结果可看出，该电路运行良好，性能稳定，达到设计目标。 上图含义同QuartusII波形图。 三、实验总结及日志 在编写VHDL文件时，我体会到VHDL语言灵活易懂，结构严谨。但是如果不细心，也不容易编译成功，如同C++。 在利用LPM元件定制比较电路时，它可以自动赋值快速生成波形图，完成2位无符号数值的比较操作。但需要十分熟悉操作过程，应该多加练习。 思考题： 2、VHDL中如何调用用户自定义元件、旧式74系列元件、参数化元件？ 要实现调用元件需要保证底层文件和顶层文件放在同一目录下。 Altera公司提供的VHDL库包括了maxplus2和megacore程序包。Maxplus2定义了基本逻辑元件和74系列元件。所以调用时可以直接在Libraries列表中找到。 此库类调用时需要声明，例如maxplus2程序包声明如下： Library ALTERA; Use ALTERA. maxplus2.all; 参数化模块库（LPM）提供了一系列可以参数化定制的逻辑功能模块。Altera的lpm_components程序包提供了包括逻辑门、算术组件、存储组件等参数化器件。此库类调用时声明如下： Library LPM; Use LPM.lpm_components.all; 3、比较VHDL中的signal与variable？ 对变量的赋值时立即生效的，不存在延时；而任何信号赋值时存在延时的。 在一个进程中，如果对一个信号多次赋值，那么，只有最后一个值才是有效的。如果对变量多次赋值，那么每次赋值都是有效的，并且，变量的值在再次赋值之前一直保持不变。信号跟硬件有点类似，并且是在进程结束的时候才更新；变量是立即更新的，因此可以影响程序的功能，但变量的好处是仿真速度更快。 4、VHDL中如何设计电路反馈信号？ 当VHDL设计但路反馈时，应将端口声明为buffer端口，而不是out端口。若out端口需要反馈至电路内部时，常使用signal去实现反馈。 5、举例说明常用的VHDL顺序执行和并行执行语句？ 顺序执行语句：用来实现模型的算法描述。顺序语句只出现在进程、过程、函数中，其他都是并行语句。 常见的有Begin\process\function 并行执行语句：用来表示各模型算法描述之间的连接关系。 常见的有：赋值语句（信号、变量赋值）、等待语句（WAIT语句） 7、说明VHDL描述组合逻辑电路时signal的作用是什么？