24小时时钟电路设计.doc

XXXXXX课程设计报告 电子线路设计课程设计报告 [24小时时钟电路设计] 小组成员： XXXXXXXXXXXXXX 院 （系）： 电气信息工程学院 年级专业： 20XX级电子信息工程 指导老师： XX XX XX 联系电话： XXXXXXXXX 二〇XX年XX月 摘 要 本设计为24小时时钟设计，具有时、分、秒计数显示功能，以24小时循环计时的时钟电路；具有时、分校准以及清零的功能。 本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QUARTUSⅡ工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。 系统由主控模块、分频模块、译码模块以及显示组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分、秒的分别显示，由按键输入进行数字钟的清零功能。 关键词 时钟,QUARTUSⅡ,VHDL,FPGA  Abstract The design for the 24-hour clock design, with hours, minutes, seconds count display, a 24-hour cycle of the clock timing circuit; with hours, minutes, and cleared the calibration function. This design uses EDA technology to hardware description language VHDL description of the means for the system logic design documents, software tools in QUARTUSⅡ environment, using top-down design approach, from the various modules together to build a basic FPGA-based digital clock. System by the control module, frequency module, decoding module and display components. The compilation and simulation of the design process, in the download validation of programmable logic devices, the system can complete the hours, minutes, seconds, respectively, indicated by the key input for clear digital clock function. Keywords clock,QUARTUSⅡ,VHDL,FPGA  目 录 摘 要…………………………………………………………………………………Ⅰ ABSTRACT…………………………………………………………………………Ⅱ 1 ………………………………………………………………………………1 1.1 题目意义………………………………………………………………………1 1.2 设计要求…………………………………………………………………………1 2 设计的基本原理…………………………………………………………………2 2.1 …………………………………………………………………………2 2.2 设计流程…………………………………………………………………………3 3 设计方案………………………………………………………………………… 3.1 设计思路……………………………………………………………………4 3.2 模块图和功能………………………………………………………………4 3.2.1 分频模块……………………………………………………………………4 3.2.2 主控模块……………………………………………………………………5 3.2.3 译码模块……………………………………………………………………8 3.2.4 顶层模块……………………………………………………………………10 4 测 试……………………………………………………………………………… 4.1 模块仿真……………………………………………………………………11 4.1.1 分频模块……………………………………………………………………12 4.1.2 主控模块……………