基于EDA的音乐播放器的设计.doc

  1. 1、本文档共20页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于EDA的音乐播放器的设计

目 录 1引言 1 1.1关于EDA技术 1 1.2关于VHDL 2 1.3EDA工具 2 1.4有关于本次课程设计 2 2 设计实现 3 2.1准备知识 3 2.2乐曲演奏电路的结构示意 4 2.3乐曲演奏电路的子结构 4 2.3.1音调发生器模块 4 2.3.2手动\自动选择模块 6 2.3.3音调编码器模块 8 2.3.4数控分频器模块 9 2.4顶层文件 11 2.4.1顶层音乐演奏器源程序 11 2.4.2顶层音乐演奏器原理图 13 2.4.3顶层程序仿真波形图 13 3 结论 14 谢辞 15 参考文献 16 附录Ⅰ模式5电路图 17 附录Ⅱ引脚锁定表 18 1引言 1.1关于EDA技术 随着科学技术的进步,电子器件和电子系统设计方法日新月异,电子设计自动化(Electronics Design Automation,EDA)技术正是适应了现代电子产品设计的要求,吸收了多学科必威体育精装版成果而形成的一门新技术。现如今掌握EDA技术是电子信息类专业的学生、工程技术人员所必备的基本能力和技能。 传统电子电路的设计,首先要对系统进行分析,然后按功能对系统进行划分,接下来就要选择特定芯片,焊接成PCB电路板,最后对成品PCB电路板进行调试。这样的设计没有灵活性可言,搭成的系统需要的芯片种类多且数目大,而且对于电路图的设计和电路板的设计都需要很大的工作量,工作难度也很高。然而,随着可编程器件和EDA技术的发展,传统设计的劣势被克服,采用可编程逻辑器件基于芯片的设计方法,期间的内部逻辑和引脚可以由设计者自行决定,大大提高了设计的灵活性,提高了工作效率;同时将系统集成在一个芯片上的设计,使系统具有体积小、功耗低、可靠性高等特点。EDA技术即电子设计自动化技术,它是以可编程逻辑器件为载体,以硬件描述语言为主要的描述方式,以EDA软件为主要的开发软件的电子设计过程。1.2关于VHDL 3EDA工具 sⅡ开发平台和Xilinx公司的ISE开发平台。这些平台中使用的综合工具和仿真工具通常由专业的EDA厂商提供。本次设计中所使用的平台正是QuartusⅡ7.2,它是Altera公司提供的一套集成了编译、布局布线和仿真工具在内的综合开发环境。它能完成从代码输入到编译到仿真再到物理实现的全部设计流程。 1.4有关于本次课程设计 本次课程设计要求使用EDA工具,设计实现简易音乐演奏器,理解音名与频率的关系及数控分频原理,经过对整体进行模块化分析、编程、综合、仿真及最终下载,完整实现简易音乐器的播放功能。 我们知道,与利用单片机来实现乐曲演奏相比,以纯硬件完成乐曲演奏电路的逻辑要复杂得多,如果不借助于功能强大的EDA工具与硬件描述语言,仅凭传统的数字逻辑技术,即使最简单的演奏电路也难以实现。 在后面的章节中会详细介绍利用EDA技术实现简易音乐演奏器的过程。2 设计实现2.1准备知识 在本次设计中采用了铃声《》作为要播放的乐曲,它的旋律如下:根据声乐知识,组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需的两个基本要素,获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现所希望乐曲的演奏效果是本实验的关键。表2-1为简谱中音名与频率的对应关系2-1 简谱音名与频率的关系 音名 频率(Hz) 音名 频率(Hz) 中音1 523高音1 104中音2 587高音2 117中音3 659高音3 138中音4 698高音4 139中音5 78高音5 156中音6 880 高音6 1760 中音7 98高音7 1972-2所示。 表2-2音符语音谱定义音符 对应频率点 对应音谱 区别高中低音 0 2047 0 0 2.2乐曲演奏电路的本设计由四个模块组成,如图2-3所示 图2-3 乐曲演奏电路的结构示意 2.3乐曲演奏电路的子结构顶层结构所包含的模块分别有音调发生器(ydfsq)模块、手动\自动选择(bmux)模块、音调编码器(ydbmq)模块及数控分频器(skfpq)模块。以下便是对各个子模块的分析。 2.3.1模块 1在此模块中设置了一个8位二进制计数器(计数最大值为17),这个计数器的计数频率选为4Hz,即每一计数值的停留时间为0.25s,恰好为当全音符设为1s时,四四拍的4分音符的持续时间。例如,ydfsq在以下的VHDL逻辑描述中,乐曲的第一个音符为“”,此音在逻辑中停留了4个时钟节拍,即为1s时间,相应地所对应“1”音符分频预置数为在skfpq的输入端停留了1s。随着ydfsq中的计数器按4Hz的时钟频率做加法计数时,乐曲就开始自然连续而且循环的演奏起来了。2.音调发生器模块的VHDL源程序 library ieee; use ieee.std_logic_1164.all; entity ydfsq is por

文档评论(0)

2017meng + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档