智力竞赛抢答器电路课程设计说明书.doc

智力竞赛抢答器电路设计 1 技术指标 设计一个四组抢答器，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。主持人具有将抢答器复原的功能。 2 设计方案及其比较 2.1 方案一 采用74LS175为主芯片的设计方案 图1为74LSl75管脚图。其中，CLR是异步清零控制端(低电平有效)。D1～D4是并行数据输入端，CLK为时钟脉冲端，Q1～Q4是并行数据输出端，/Q1～/Q4是Q1～Q4的反码数据输出端。(注：/Q1代表Q1的非，下同) 图1 74LS175管脚图 表1为74LS175的功能表。当CLK引脚输入上升沿时，D1～D4被锁存到输出端（Q1～Q4）。在CLK其他状态时，输出与输入无关。其异步复位端为低电平时，Q1～Q4输出为低，/Q1～/Q4输出为高。 表1 74LS175的功能表 清零 时钟 输　　入 输　　出 工作模式 CLK 1D 2D 3D 4D 1Q 2Q 3Q 4Q 0 × × × × × 0 0 0 0 异步清零 1 ↑ 1D 2D 3D 4D 1D 2D 3D 4D 数码寄存 1 1 × × × × 保　　　持 数据保持 1 0 × × × × 保　　　持 数据保持 抢答器的电路设计图使用Protel绘制，结果如图2所示。 图2 抢答器电路设计图方案一 其工作原理为：电路上电后，按下复位按键S0（裁判）实现清零功能，/Q1～/Q4 输出高电平，与之相连接的指示用的四个LED全熄灭。同时以Q1～Q4作为输入的或非门输出为高电平，经非门输出低电平，蜂鸣器不响；经与门使脉冲正常输入。松开复位键，电路进入准备状态。假设有按键S3 (3号选手)被按下，Q3输出变为高电平，/Q3变为低电平。从而导致对应得LED被点亮，或非门的输出将由高变成低电平，经非门变为高电平使蜂鸣器鸣叫。同时或非门的低输出经过与门使得脉冲信号无法进入CLK端，即芯片的CLK保持低电平，此时芯片处于数据保持状态，按下除复位之外的任何的按键都将不会发生电路状态的变化，即输入被锁定，达到阻止其他选手抢答的目标。而后，裁判按下复位，准备进入下一轮抢答。 2.2 方案二 采用74LS192为主芯片的设计方案 74LS192是同步可逆双时钟计数器，具有“异步清零”和“异步置数”功能，它们的外引线管脚排列见图3，功能表如表2所示。R为清端，为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端Q0～Q3为数据输出端。LS192/193的功能表 输 入 输 出 R CP+ CP- D0 D1 D2 D3 Q0 Q1 Q2 Q3 1 X X X X X X X 0 0 X X I0 I1 I2 I3 0 1 ↑ 1 X X X X 0 1 1 ↑ X X X X 0 1 1 1 X X X X 0 0 0 0 I0 I1 I2 I3 加计数 减计数 保持 抢答器的电路设计图使用Protel绘制，结果如图4所示。 其工作原理为：电路上电后，将CP+（即UP）始终置于高电平，按下清零按键S0（裁判），Q0～Q3（即QA～QD）输出低电平，与之相连接的指示用的四个LED全熄灭。同时以Q0～Q3作为输入的或门输出为低电平，蜂鸣器不响，CP-（即DWN）和/LD均为低电平。松开清零按键，电路进入准备状态（送数状态）。这时，假设有按键S2 (2号选手)被按下，Q2被送入高电平，对应的LED被点亮，或门的输出将由低变成高电平，蜂鸣器鸣叫。同时CP-和/LD均为高电平，此时芯片处于数据保持状态，按下除复位之外的任何的按键都将不会发生电路状态的变化，即输入被锁定，达到阻止其他选手抢答的目标。而后，裁判按下清零，准备进入下一轮抢答。 图4 抢答器电路设计图方案二 2.3 方案比较 方案一与方案二整个设计思路是一样的，主要区别就在于根据不同的主芯片稍加改造电路布局。可以发现，方案二设计较简便，只使用了2个芯片，而且不需要外加时钟脉冲，在条件相对简陋的情况下具有优势。 3 实现方案 以CC4042锁存器为主芯片设计方案 图5为4D锁存器CC4042的外引线排列图，表3为其功能表。其中， D1～D4是数据输入端，CP为时钟输入端，M为时钟方式控制端，Q1～Q4是并行数据输出端， /Q1～/Q4是Q1～Q4的反码数据输出端。 图5　CC4042是四D锁存器外引线排列图 表3　CC4042功能表 CP M D Q L